SPIE 2023 Buzz – Siemens đặt mục tiêu phá vỡ các rào cản đổi mới bằng cách mở rộng đồng tối ưu hóa công nghệ thiết kế - Semiwiki

Được xuất bản lại bởi Plato

Người theo dõi: 0

SPIE 2023 Buzz – Siemens đặt mục tiêu phá vỡ các rào cản đổi mới bằng cách mở rộng hợp tác tối ưu hóa công nghệ thiết kế

Việc ngăn chặn sự lan truyền của các lỗi hệ thống trong quy trình từ thiết kế đến chế tạo chất bán dẫn ngày nay đòi hỏi nhiều bước xác nhận, phân tích và tối ưu hóa. Các công cụ liên quan đến quy trình này có thể bao gồm kiểm tra quy tắc thiết kế (DRC), xác minh hiệu chỉnh độ gần quang học (OPC), đo lường/kiểm tra viết mặt nạ và in wafer (để đánh giá quy trình), đo lường/kiểm tra in wafer và phân tích lỗi vật lý để xác nhận lỗi chẩn đoán. Việc trao đổi thông tin và đồng tối ưu hóa giữa các bước này là một quá trình phức tạp, với nhiều vòng lặp phản hồi chuyển tiếp và phản hồi. Giao tiếp thường bị cản trở bởi “bức tường” giữa các bộ phận khác nhau của quy trình công nghệ, làm chậm sự đổi mới. Tại hội nghị SPIE gần đây, Siemens EDA đã trình bày một bài phát biểu quan trọng đề xuất một loạt phương pháp tiếp cận nhằm phá vỡ những bức tường này nhằm cải thiện thiết kế chip cho quy trình sản xuất. Đọc tiếp để biết cách Siemens đặt mục tiêu phá bỏ các rào cản đổi mới bằng cách mở rộng hoạt động đồng tối ưu hóa công nghệ thiết kế.

Về bài phát biểu

SPIE là hiệp hội quốc tế về quang học và quang tử. Tổ chức này được thành lập từ năm 1955 và hội nghị của nó đã trở thành sự kiện hàng đầu về các chủ đề thiết kế và sản xuất tiên tiến. Tại sự kiện năm nay, Siemens đã trình bày bài phát biểu chính là chủ đề của bài đăng này. Có rất nhiều người đóng góp cho bài trình bày, trong đó có Lê Hồng, Fan Jiang, Yuansheng Ma, Srividya Jayaram, Joe Kwan, Siemens EDA (Hoa Kỳ); Doohwan Kwak, Siemens EDA (Hàn Quốc); Sankaranarayanan Paninjath Ayyappan, Siemens EDA (Ấn Độ). Tiêu đề của buổi nói chuyện là Mở rộng đồng tối ưu hóa công nghệ thiết kế từ khi ra mắt công nghệ đến HVM.

Buổi nói chuyện là một phần của phiên thảo luận về đồng tối ưu hóa công nghệ thiết kế (DTCO). Khái niệm này không phải là mới, nhưng Siemens đã xem xét ứng dụng của nó trên phạm vi rộng hơn của quy trình, từ thiết kế đến sản xuất số lượng lớn (HVM). Những ý tưởng và kết quả được trình bày có ý nghĩa quan trọng. Chúng ta hãy xem xét kỹ hơn.

Những gì đã được trình bày

Đầu tiên, chúng tôi trình bày về hiện trạng sử dụng DTCO trên các phần chính của hệ sinh thái. Từ góc độ thiết kế, nhiều công ty tiên tiến có đội ngũ DFM đang nhận thấy những hạn chế của cách tiếp cận dựa trên mẫu. Điều thực sự cần thiết là công nghệ mới để tạo điều kiện thuận lợi cho việc học tập năng suất mà không phụ thuộc vào xưởng đúc.

Các xưởng đúc đang sử dụng các phương pháp học máy dựa trên mô hình mạnh mẽ, tốn kém nhưng không hoàn toàn hiệu quả. Họ cũng đang tìm cách khai thác thông tin hiệu quả từ dữ liệu sản xuất khổng lồ mà họ tạo ra. Các nhà cung cấp thiết bị và nhà cung cấp EDA đã hợp tác chặt chẽ hơn với nhau và đưa ra các giải pháp học máy hiệu quả hơn.

Lùi lại một chút, người ta chỉ ra rằng có những bức tường ngăn cách giữa giai đoạn thiết kế và sản xuất của quy trình. Các công ty Fabless tạo ra thiết kế, thực hiện DRC và thiết kế cho sản xuất (DFM), sau đó họ chuyển nó qua tường cho nhóm OPC/RET trong xưởng đúc hoặc IDM. Thiết kế thực hiện các nhiệm vụ như OPC và xác minh, sau đó dữ liệu được chuyển qua một bức tường khác để viết mặt nạ và đo lường/kiểm tra. Bức tường cuối cùng là để chế tạo. Tại đây, việc kiểm tra điện và phân tích lỗi sẽ được thực hiện. Vào thời điểm tìm ra được nguyên nhân gốc rễ của sự thất bại thì đã 6-18 tháng trôi qua. Đó là một vòng phản hồi rất dài. Đồ họa ở đầu bài này mô tả quá trình này.

DTCO cố gắng phá vỡ các bức tường, nhưng các phương pháp sẵn có vẫn chưa đầy đủ. DTCO truyền thống bắt đầu từ rất sớm trong quá trình phát triển quy trình. Bắt đầu với nhu cầu mở rộng quy mô, một ô tiêu chuẩn được xác định và quá trình tổng hợp, vị trí và lộ trình được thực hiện để đưa ra các mẫu cơ bản cũng như đo lường hiệu suất và công suất. Việc tạo SRAM cũng được thực hiện và dữ liệu đó sẽ quay trở lại thiết kế ô tiêu chuẩn.

Những gì được trình bày tại bài phát biểu quan trọng của SPIE là một cách để mở rộng khái niệm đồng tối ưu hóa này cho toàn bộ quá trình từ thiết kế đến sản xuất. Cách tiếp cận này liên quan đến việc cho phép luồng thông tin dễ dàng hơn từ thiết kế đến quy trình cuối cùng và phân tích vật lý bằng cách tạo ra một kênh thông tin.

Mặc dù điều này nghe có vẻ đơn giản nhưng thực tế không phải vậy. Nhiều thách thức đã được thảo luận bằng những cách tiếp cận cụ thể để giảm thiểu vấn đề. Ví dụ: các thiết kế ban đầu có thể được tạo bằng trình tạo tổng hợp bố cục để giúp hiệu chỉnh quy trình cho các vấn đề thiết kế thực tế khi quy trình được phát triển. Điều này có thể làm giảm bớt nhiều bất ngờ hiện đang phải đối mặt với việc cắt băng quy trình ban đầu.

Xử lý khối lượng dữ liệu khổng lồ là một thách thức khác. Bằng cách sử dụng các kỹ thuật nén phức tạp mới, có thể cải thiện được 30X. Điều này cải thiện các nhiệm vụ xử lý và phân tích dữ liệu khá nhiều. Một khái niệm được gọi là AI có thể giải thích có thể giúp tìm ra nguyên nhân gốc rễ của vấn đề nhanh hơn nhiều. Khả năng đào tạo lại các mô hình AI sau này trong quá trình sản xuất mà không làm mất hiệu lực các kết quả trước đó là một lĩnh vực khác cần cải thiện. Ngoài ra, trong lĩnh vực phân tích dữ liệu còn có các kỹ thuật để xử lý “dữ liệu mất cân bằng”. Ví dụ: có thể có một điểm nóng được tìm thấy trong 100,000,000 mẫu.

Kết hợp tất cả những điều này lại với nhau có thể tạo ra một luồng thiết kế từ đầu đến cuối hiệu quả hơn nhiều, như minh họa trong hình bên dưới.

Để tìm hiểu thêm

Tác động của các phương pháp được nêu trong bài trình bày quan trọng này là rất đáng kể. Bạn có thể xem bản trình bày và truy cập sách trắng về quy trình tại đây. Có rất nhiều thông tin hữu ích có thể thu được. Và đó là cách Siemens đặt mục tiêu phá vỡ các rào cản đổi mới bằng cách mở rộng khả năng đồng tối ưu hóa công nghệ thiết kế.

Chia sẻ bài đăng này qua: