Công nghệ đồng hồ thích ứng cho phản ứng giảm thời gian thực

Công nghệ đồng hồ thích ứng cho phản ứng giảm thời gian thực

Nút nguồn: 2553567

Trong thuật ngữ mạch tích hợp, sụt áp là hiện tượng sụt áp xảy ra trong mạch. Đây là một hiện tượng phổ biến và có thể xảy ra vì những lý do sau. Nguồn điện giảm xuống dưới phạm vi hoạt động mà chip được thiết kế dành cho đó, dẫn đến hiện tượng sụt giảm. Dòng điện được các phần tử dẫn điện tiêu thụ nhiều hơn mức thiết kế, dẫn đến hiện tượng sụt giảm. Đôi khi, nhiễu tín hiệu hoặc nhiễu trên nguồn điện cũng có thể gây ra dao động điện áp, dẫn đến sụt áp.

Sự sụt giảm có thể ảnh hưởng đến hoạt động của mạch điện. Hiệu suất của chip giảm, dẫn đến thời gian xử lý lâu hơn là một trong những tác động như vậy. Nhưng sau đây là một số tác động nghiêm trọng và/hoặc thảm khốc hơn. Con chip có thể tiêu thụ nhiều dòng điện hơn để duy trì mức hiệu suất, dẫn đến tăng mức tiêu thụ điện năng và tản nhiệt. Điều này có thể dẫn đến giảm tuổi thọ của chip và trong trường hợp nghiêm trọng, chip bị hỏng hoàn toàn do các biến thể thiết lập và lưu giữ. Dropops cũng có thể gây ra hỏng dữ liệu hoặc lỗi ở đầu ra. Đây là một vấn đề rất nghiêm trọng đối với các ứng dụng phụ thuộc vào độ chính xác và độ tin cậy của chip.

Đương nhiên, hiện tượng rớt mạng được xem xét nghiêm túc khi thiết kế chip và hệ thống. Các phương pháp phổ biến nhất để giảm thiểu tình trạng sụt nguồn là tách nguồn điện, điều chỉnh điện áp, tối ưu hóa mạch và quản lý nguồn điện ở cấp hệ thống. Các điều kiện và môi trường hoạt động mà chip sẽ hoạt động được xem xét cẩn thận khi thiết kế các giải pháp giảm thiểu hiện tượng rớt mạng.

Vấn đề thời hiện đại

Khi SoC trở nên phức tạp hơn, các vấn đề về rớt mạng cũng có thể trở nên khá phức tạp. Thiết kế của SoC cần phải được tối ưu hóa về hiệu suất, công suất, chi phí, kiểu dáng, v.v. bên cạnh việc tối ưu hóa để giảm thiểu hiện tượng rớt mạng. Đôi khi các mục tiêu tối ưu hóa này có thể cạnh tranh với nhau và phải thực hiện sự đánh đổi. Ví dụ: các kiến ​​trúc sư SoC có thể tăng điện áp hoạt động, thêm biên độ để tránh tình trạng sụt giảm cục bộ và toàn cục, nhưng mức tăng này sẽ làm tăng công suất theo phương trình bậc hai. Ngoài ra, các nhà thiết kế có thể điều chỉnh thế hệ đồng hồ của họ để thích ứng với hiện tượng sụt giảm, điều này làm cho hiệu suất trở thành một chức năng của thời gian chuyển đổi thế hệ đồng hồ.

Do đó, các SoC lớn trong không gian điện toán trung tâm dữ liệu và AI đặc biệt dễ bị ngừng hoạt động. Khối lượng công việc của khách hàng rất đa dạng và năng động, dẫn đến những biến động đáng kể trong hoạt động chuyển đổi và mức rút hiện tại. Tất nhiên, các hệ thống không thể để các vấn đề về trạng thái ngừng hoạt động không được giải quyết. Trách nhiệm pháp lý tiềm ẩn do đầu ra không chính xác hoặc lỗi nghiêm trọng của chip là quá cao đối với các hệ thống và ứng dụng ngày nay.

Sự cố thả xuống cục bộ

Bộ tăng tốc dành riêng cho ứng dụng được sử dụng rộng rãi song song với các bộ xử lý đa năng để mang lại hiệu suất và hiệu quả sử dụng năng lượng cần thiết trong môi trường điện toán đòi hỏi khắt khe ngày nay. Nhưng những bộ tăng tốc này cũng như số lượng lõi ngày càng tăng và tính chất bất đối xứng của khối lượng công việc sẽ làm tăng nguy cơ sụt điện áp cục bộ. Những sụt giảm điện áp cục bộ này là kết quả của sự gia tăng đột ngột trong hoạt động chuyển mạch và có thể gây ra sự cố tạm thời cũng như khả năng xảy ra lỗi ở chế độ nhiệm vụ.

Khi xảy ra hiện tượng sụt giảm cục bộ, tác động có thể được giảm thiểu thông qua việc chia tần số động. Điều này đạt được bằng cách điều chỉnh thời gian của mạch bằng đồng hồ có thể lập trình. Đồng hồ có thể lập trình cho phép điều chỉnh tần số và thời gian đồng hồ một cách linh hoạt dựa trên các điều kiện hoạt động hiện tại của mạch.

Movellus giúp dễ dàng giải quyết tình trạng rớt mạng cục bộ

Movellus, nhà cung cấp IP hệ thống kỹ thuật số hàng đầu, đã phát triển dòng sản phẩm Aeonic Tạo để giải quyết tình trạng ngừng hoạt động cục bộ. Danh mục Movellus Aeonic cung cấp các giải pháp xung nhịp thích ứng mang lại khả năng phản hồi nhanh chóng. Danh mục đầu tư bao gồm hệ thống đồng hồ thích ứng. Các khối xây dựng được xây dựng bằng Verilog tổng hợp, làm cho chúng trở nên linh hoạt về bản chất. Các giải pháp này có thể cấu hình, có thể quét được và có thể xử lý linh hoạt cho nhiều ứng dụng SoC nâng cao.

Dòng sản phẩm Aeonic Generation cũng nhỏ hơn đáng kể so với các giải pháp analog truyền thống. Kết quả là, các nhà thiết kế có thể khởi tạo IP ở mức độ chi tiết cần thiết mà không có bất kỳ tác động đáng kể nào đến khu vực. Ngoài ra, khi các thiết kế chuyển sang hình học xử lý tinh tế hơn, khu vực Aeonic Generation tiếp tục mở rộng quy mô, khiến nó trở thành giải pháp lý tưởng cho các thiết kế trong tương lai.

Một vài trường hợp sử dụng

Hình sau đây của Movellus cho thấy kiến ​​trúc ví dụ của bộ xử lý ADAS với Nền tảng Aeonic Tạo AWM để hỗ trợ giảm cục bộ. Kiến trúc sư sẽ ghép nối mô-đun AWM với một khối con hoặc bộ tăng tốc dành riêng cho ứng dụng để phản hồi tình trạng giảm cục bộ do khối lượng công việc điều khiển trong vòng năm chu kỳ xung nhịp với sự thay đổi tần số nhanh và ít trục trặc. Cách tiếp cận này cung cấp một giải pháp đáng tin cậy và hiệu quả để giải quyết các thách thức về tình trạng ngừng hoạt động cục bộ trong các thị trường mạng ADAS, 5G và trung tâm dữ liệu.

Ví dụ về Kiến trúc ADAS với Tích hợp Aeonic cấp khối AWM

Hình sau đây của Movellus cho thấy kiến ​​trúc mẫu của một biển bộ xử lý SoC với Aeonic Tạo để hỗ trợ giảm cục bộ. Kiến trúc sư sẽ ghép nối mô-đun Aeonic Tạo AWM với một bộ phát hiện độ sụt cho cụm bộ xử lý và miền điện áp liên quan để phản ứng nhanh chóng với tình trạng sụt giảm cục bộ do khối lượng công việc. Điều này cho phép các nhà thiết kế cung cấp phản hồi giảm cục bộ và độc lập mà không làm thay đổi hiệu suất của các cụm bộ xử lý lân cận.

Ví dụ về Biển bộ xử lý SoC với các mô-đun tạo phân tán cho phản hồi giảm cục bộ

Tổng kết

Hiện tượng sụt điện áp cục bộ có thể xảy ra trong các SoC không đồng nhất chứa các bộ tăng tốc dành riêng cho ứng dụng. Những sự cố này có thể dẫn đến trục trặc về thời gian, trục trặc nhất thời và lỗi ở chế độ nhiệm vụ trong ADAS, mạng trung tâm dữ liệu và các ứng dụng 5G. Kiến trúc sư hệ thống có thể triển khai đồng hồ thích ứng để ứng phó với tình trạng sụt giảm này và giảm thiểu tác động.

Dòng sản phẩm IP tạo xung nhịp hiệu suất cao Movellus™ Aeonic Tạo mô-đun khối lượng công việc thích ứng (AWM) là một phần của kiến ​​trúc Mạng đồng hồ thông minh Aeonic™. Để biết thêm thông tin, hãy tham khảo Movellus' Trang Aeonic Generation™ AWM.

Cũng đọc:

Ưu điểm của miền xung nhịp đồng bộ quy mô lớn trong thiết kế chip AI

Đã đến lúc cho các mạng đồng hồ thông minh

Lợi ích về hiệu suất, năng lượng và diện tích (PPA) thông qua mạng đồng hồ thông minh

Chia sẻ bài đăng này qua:

Dấu thời gian:

Thêm từ bánwiki