Nền tảng đồng thiết kế Edge HW-SW tích hợp máy gia tốc RISC-V và HW

Một bài báo kỹ thuật mới có tiêu đề “EigenEdge: Thực thi phần mềm theo thời gian thực ở rìa với RISC-V và Bộ tăng tốc phần cứng” đã được xuất bản bởi các nhà nghiên cứu tại Đại học Columbia.

“Chúng tôi giới thiệu phương pháp đồng thiết kế phần cứng/phần mềm kết hợp các ứng dụng phần mềm được thiết kế với Eigen, một thư viện C++ mã nguồn mở mạnh mẽ trừu tượng hóa khối lượng công việc đại số tuyến tính và thực thi thời gian thực trên các kiến ​​trúc Hệ thống trên Chip (SoC) không đồng nhất. Chúng tôi sử dụng ESP, một nền tảng thiết kế SoC mã nguồn mở cho phép chúng tôi tích hợp bộ xử lý CVA6 RISC-V và các bộ tăng tốc phần cứng tùy chỉnh,” bài báo viết.

Tìm giấy kỹ thuật ở đây. Xuất bản tháng 2023 năm XNUMX.

Kuan-Lin Chiu, Guy Eichler, Biruk Seyoum, và Luca Carloni. 2023. EigenEdge: Thực thi phần mềm theo thời gian thực ở rìa với RISC-V và Bộ tăng tốc phần cứng. Trong Kỷ yếu về Hệ thống vật lý mạng và Internet vạn vật trong Tuần lễ 2023 (Tuần lễ CPS-IoT '23). Hiệp hội Máy tính, New York, NY, USA, 209–214. https://doi.org/10.1145/3576914.3587510

• Phân phối nội dung và PR được hỗ trợ bởi SEO. Được khuếch đại ngay hôm nay.
• PlatoAiStream. Thông minh dữ liệu Web3. Kiến thức khuếch đại. Truy cập Tại đây.
• Đúc kết tương lai với Adryenn Ashley. Truy cập Tại đây.
• Mua và bán cổ phần trong các công ty PRE-IPO với PREIPO®. Truy cập Tại đây.
• nguồn: https://semiengineering.com/edge-hw-sw-co-design-platform-integrating-risc-v-and-hw-accelerators/