ReRAM:n kehittäminen seuraavan sukupolven on-chip-muistiksi koneoppimiseen, kuvankäsittelyyn ja muihin kehittyneisiin suoritinsovelluksiin

Nykyaikaisessa prosessorilaitteiden toiminnassa 80–90 % energiankulutuksesta ja ajoitusviiveistä aiheutuu tietojen liikkumisesta CPU:n ja sirun ulkopuolisen muistin välillä. Tämän suorituskykyongelman lievittämiseksi suunnittelijat lisäävät CPU-suorittimiinsa lisämuistia. Perinteisesti SRAM on ollut laajimmin käytetty on-chip CPU-muistityyppi. Valitettavasti SRAM on tällä hetkellä rajoitettu satoihin megatavuihin. Tämä sirun muistin rajoitus ei ehkä riitä etureunasovelluksiin.

Tulevat CPU-sovellukset, kuten AI Language Model -ohjelmointi ja kuvankäsittely 8K UHD -videota varten, vaativat I/O-muistin kaistanleveyden 10 teratavua sekunnissa. Näiden kaistanleveysvaatimusten täyttämiseksi sirulla olevan CPU-muistin on oltava suurempi kuin 1 teratavu. SRAM-vaihtoehto saattaa olla tarpeen näiden tulevien sirujen muistivaatimusten täyttämiseksi. Yksi mahdollinen ratkaisu tähän ongelmaan olisi käyttää Resistive Random Access Memory (ReRAM) -muistia. [1,2,3]

ReRAM-laite on haihtumaton muistisolu, joka sisältää memristorimateriaaleja. Nämä materiaalit toimivat dielektrisenä eristimenä. Kun riittävän korkea jännite syötetään, muodostuu johtumisreitti. Tyypillisiä memristoreina käytettyjä muistimateriaaleja ovat HfO₂, Ta₂O₅ja TiO₂. [4] Muistisolun resistiivinen tila voidaan lukea elektronisten piirien avulla sen määrittämiseksi, onko muistisolu ohjelmoitu vai tyhjennetty, mikä tunnistaa muistibitin tilan. ReRAM-muistisolut voidaan pinota pystysuunnassa, kuten 3D-NAND-arkkitehtuurissa, tallennustiheyden lisäämiseksi.

Tässä artikkelissa, SEMulator3D Virtual Fabrication käytetään prosessipolun etsimiseen ja mahdollisten 3D ReRAM -arkkitehtuurien visualisointiin. Arvioimme solun resistanssin muistisolun muodon funktiona sekä ReRAM-laitteen upotetun kanavatransistorin Id-Vg-suorituskyvyn.

3D ReRAM -malli on esitetty kuvassa 1. Laitteessa on 64 kerrosta sanarivejä (WL), joiden pilarit on sijoitettu kuusikulmainen välimatkan päässä olevaan taulukkoon. Sanalinjat on muodostettu vuorottelevista metallijohtimien ja oksididielektristen kerrosten avulla. Pilarit syövytetään WL:n läpi ja sitten ohut kerros muistimateriaalia kerrostetaan pilarien sivuseinille. Muistimateriaali poistetaan pilarien ala- ja yläosasta, jolloin materiaali jää vain pilarin sivuseiniin. Pilarit täytetään sitten tulenkestävällä metallilla ja volframilla.

Ryhmäkerrosten alla on koskettimet ja metalliset liitännät gate-all-around kenttätransistorien (GAA FET) lähteeseen, nieluun ja porteihin. Transistorin nielu kytkeytyy muistiryhmän pilariin ja yhdistyy WL-piirin kanssa toimimaan jokaiselle muistisolulle.

Muistikenno koostuu kahdesta metallielektrodista: metallijohdinsanalinjasta ja tulenkestävästä metallielektrodista (kuva 2). Tämän laitteen virtuaalisen prosessisimuloinnin aikana käytämme prosessimuuttujia memristorin asettamiseen ja nollaukseen. Tarkoituksella käytetty jännite luo mikroskooppisia johtavia polkuja, joita kutsutaan johtaviksi filamenteiksi. Kun eri napaisuuksia omaavia sähkösignaaleja syötetään, memristorin sisällä olevat varautuneet ionit liikkuvat muodostaen (asetuttaa) tai hajottaa (resetoida) johtavan filamentin.

Johtavan hehkulangan resistanssi vaihtelee eri ohjelmajännitteillä. Pienen resistanssin tila on alueella 10 k ohmia (asetettu) ja korkean resistanssin tila on alueella 1 M ohmia (nollaus). [5] Kehitimme virtuaalisen mallin 3D ReRAM -laitteen kytkentäresistanssien havainnollistamiseksi. Tulokset näkyvät kuvassa 3. Memristorin korkea resistiivinen tila on noin 100 kertaa suurempi vastus kuin matalaresistiivinen tila.

Tämän jälkeen suoritettiin virtuaalinen kokeiden suunnittelu (DOE), jotta voitaisiin paremmin ymmärtää muistisolun vastussuhteen ja muistisolun koon ja muodon välinen korrelaatio. Kokeen muuttujat olivat pilari CD, WL paksuus ja memristorin paksuus. DOE-tulosten analyysi osoittaa, että pilari CD ja memristorin paksuus ajoivat merkittävimmän vasteen. Kuva 4 näyttää ääriviivakaavion muistisolujen vastussuhteesta näiden kahden muuttujan funktiona. Muistisolujen resistanssissa tapahtui kolminkertainen muutos pilarin säteen ja memristorin paksuuden korkeilla arvoilla. Muistisolun muodon erot tutkitulla alueella eivät vaikuta kykyyn lukea memristorin muistitiloja, mutta voivat vaikuttaa kykyyn erottaa ohjelmatilat monibittisessä solua kohden -laitteessa.

Memristori voidaan ohjelmoida käyttämällä virtaa < 0.10 uA ja jännitettä < 0.5 V. Nämä jännite- ja virta-asetukset mahdollistavat memristoreiden (ReRAM-muistin) integroinnin helposti sirun muistiksi kehittyneisiin logiikkalaitteisiin. SEMulator3D-laitesimulaatio on aiemmin osoittanut, että GAA-FET-aliryhmän transistorin pitäisi pystyä ohjaamaan jännitettä ja virtaa, jota muistisolun asetus- ja palautustilat vaativat. [6]

Nykyaikaisten prosessorilaitteiden kaksi suurta ongelmaa ovat energiankulutus ja viive, joka aiheutuu tietojen liikkumisesta CPU:n ja sirun ulkopuolisen muistin välillä. Sirussa olevan muistin koon kasvattaminen voi ratkaista nämä ongelmat. Tässä tutkimuksessa olemme käyttäneet SEMulator3D:tä tutkiaksemme SRAM-vaihtoehdon (ReRAM) integrointia CPU:lle piirin muistiin. Käytimme virtuaalista mallia ymmärtääksemme paremmin prosessivaiheita ja yksittäisten memristorisolujen mahdollisia asetteluongelmia. Suoritimme myös tutkimuksia tutkiaksemme memristorin asetus- ja nollaustiloja sekä laitteen mittojen (muistisolun muoto ja koko) vaikutusta sanalinjan resistanssiin. Korostimme, että sisäinen ReRAM-muisti voidaan integroida edistyneeseen logiikkaan käyttämällä GAA pFET -transistorisähkölähtöä memristorisolujen asettamiseen ja nollaukseen. Nämä tulokset vahvistavat, että Resistive Random Access Memory (ReRAM) on lupaava vaihtoehto sisäiselle SRAM-muistille tulevissa suuren kaistanleveyden logiikkasovelluksissa.

Viitteet

1. Lanza, Mario (2014). "Katsaus resistiivisestä kytkennästä korkean k-dielektriikassa: nanomittakaavan näkökulma johtavan atomivoimamikroskoopin avulla". Materiaalit, voi. 7, numero 3, s. 2155-2182, doi: 10.3390/ma7032155.
2. N. Sedghi, et al, "Typpidopingin rooli ALD Ta2O5:ssä ja sen vaikutus monitasoisten solujen vaihtoon RRAM:ssa", maaliskuu 2017, Applied Physics Letters, DOI:10.1063/1.4978033
3. Y. Bai, Et ai, "Study of Multi-level Characteristics for 3D Vertical Resistive Switching Memory" Scientific Reports, osa 4, artikkelinumero: 5780 (2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC ja Lin, CH (2022). "Nano helical-Shaped Dual-Functional Resistive Memory for Low Power Crossbar Array Application." ACS Applied Engineering Materials, 1(1), 252-257.
5. Y. Wu et ai., "Nanometer-Scale HfOx RRAM", IEEE Electron Device Letters, nide: 34, painos: 8, elokuu 2013), doi: 10.1109/LED.2013.2265404
6. V. Sreenivasulu, et ai., Circuit Analysis and Optimization of GAA Nanowire FET Towards Low Power and High Switching, 11, Computer Science, doi:2021/s10.1007-12633-022-01777.