Chiplets Pandora'nın Kutusunu Açıyor - Semiwiki

Chiplets Pandora'nın Kutusunu Açıyor – Semiwiki

Kaynak Düğüm: 3091119

yonga

Chiplets tasarımın bir alanını basitleştirirken, pandora'nın kutusunu başka bir cephede açtı. Her birinin simülasyon karmaşıklığı yonga daha düşük ancak artık chiplet-chiplet ara bağlantısı karmaşık hale geldi. İnsanlar farklı ara bağlantı protokolleri, UCIe çeşitleri, UCIe ayarlarını değiştirme, arayüz hızları, fiziksel katman sayısı vb. ile deneyler yapıyor. Şimdi karışıma AXI gibi eski standartları, PICe6.0 gibi yeni protokolleri ve önbellek tutarlılığını ekleyin.

Sonuç olarak, bu tamamen yeni bir dizi deney yaratıyor. Geleneksel öykünmenin ve RTL modellemenin işe yaramayacağı bir durum. Öncelikle sadece bileşenlerin seçiminde değil, mimari denge üzerinde de çaba harcamanız gerekiyor. Bu, trafik analizi, uygulama bölümleme, sistem boyutlandırma ve farklı fiziksel katman türlerinin etkisini yürütmeniz gerektiği anlamına gelecektir. Ayrıca uygulamaya bağlı olarak kıyaslama çok farklı olacaktır.

UCIe spesifikasyonu yenidir ve net bir kriter yoktur. Ayrıca UCIe spesifikasyonu yalnızca gecikme ve güç konusunda rehberlik sağlar. Her ikisi de katı gereksinimlerdir. Bu, Güç-Performans Alanı çalışmasının kaçınılmaz olduğu anlamına gelir. PCIe 6.0'dan UCIe'ye ve AXI'ye gibi protokol-protokol-protokol dönüşümünüz olduğundan, modelleme kurulumu karmaşıktır.

Bir çözüm, sistem modellemeye bakmaktır. GörselSim itibaren mirabilis Tasarım. Yakın zamanda UCIe Sistem düzeyinde bir IP modeli başlattılar ve ara bağlantının bir dizi kullanım durumunu gösterecekler. Chiplet Zirvesi. Tasarımcılara yol göstermek amacıyla pek çok kullanım senaryosunu, beklenen güç performansı sonuçlarını ve optimizasyon seçeneklerini içeren bir kılavuz yayınladılar. Zirvede hem bildiri sunumu hem de stantları var. Seni orada görmeyi umuyorum!

Ayrıca, milletin alabileceği bir makalenin bağlantısı da burada: UCIe Ara Bağlantı Mimarisini temel alan heterojen bir bilgi işlem sisteminin performans modellemesi

Özet:

Günümüzün öncü düğümlerdeki karmaşık çip tasarımları genellikle birden fazla kalıptan (veya yongalardan) oluşur. Bu yaklaşım, farklı üreticilere veya işlemlere ait kalıpların yanı sıra yeniden kullanılabilir IP'ye de olanak tanır. Tasarımcıların bu tür karmaşık durumların farklı uygulamalarını değerlendirmek için sistem düzeyinde bir modele ihtiyacı vardır.

Örnek bir sistem, Universal Chiplet Interconnect Express (UCIe) standardı kullanılarak birbirine bağlanan bir G/Ç yongası, düşük güçlü çekirdek yongası, yüksek performanslı çekirdek yongası, ses-video yongası ve analog yongadan oluşur.

Ekibimiz, gelişmiş ve standart paketler, çeşitli trafik profilleri ve kaynakları ile erişimi genişletmek ve zaman aşımındaki olayları değerlendirmek için bir yeniden zamanlayıcı dahil olmak üzere çeşitli senaryoları ve yapılandırmaları değerlendirdi. Görev uygulamaları için UCIe ara bağlantısının güçlü ve zayıf yönlerini belirlemek, her alt sistem için performans, güç ve işlevsel gereksinimleri karşılayacak en uygun konfigürasyonu elde etmemize yardımcı oldu.

Mirabilis Tasarım A.Ş. Hakkında

Mirabilis Design, ürün spesifikasyonundaki riski tanımlamak ve ortadan kaldırmak, ürünü geliştirmek için gereken insan ve zaman kaynaklarını doğru bir şekilde tahmin etmek ve çeşitli mühendislikler arasındaki iletişimi geliştirmek için yazılım ve eğitim çözümleri sağlayan bir Silikon Vadisi yazılım şirketidir.
takım.

VisualSim Architect, model oluşturma, simülasyon, analiz ve RTL doğrulamasını önemli ölçüde geliştirmek için Fikri Mülkiyet, sistem düzeyinde modelleme, simülasyon, ortam analizi ve uygulama şablonlarını birleştirir. Ortam, tasarımcıların birbirine bağlı çeşitli zaman ve güç gereksinimlerini karşılayan bir tasarıma hızlı bir şekilde yaklaşmasını sağlar. Tasarım sürecinin çok erken aşamalarında, yazılı spesifikasyona paralel olarak (ve ona yardımcı olarak) ve ürünün uygulanmasından (örneğin, RTL, yazılım kodu veya şematik) önce kullanılır.

Ayrıca Oku:

WEBİNAR: Mimari Keşif Sırasında %95+ Doğru Güç Ölçümü Nasıl Elde Edilir?

SysML'yi Donanım Mimarisine Eşleme

Öğrencilere Yönelik Model Tabanlı Tasarım Kursları

Bu gönderiyi şu yolla paylaş:

Zaman Damgası:

Den fazla yarı wiki