Resmi Bir Zihin Gerdirme Konusunda Intel Açılış Konuşması

Resmi Bir Zihin Gerdirme Konusunda Intel Açılış Konuşması

Kaynak Düğüm: 2528571

Synopsys, SolvNet sitesinde Intel Graphics'ten Dr. Theo Drane tarafından yapılan büyüleyici bir konuşmayı yayınladı. Konu, veri yolu denklik denetimidir. Başka bir Synopsys VC Resmi DPV onayı gibi gelebilir ama yine de izlemelisiniz. Bu, resmi kullanımlar ve dikkate alınması gerekenler hakkında zihin açıcı bir tartışmadır ve sizi rutin kullanım kılavuzu türünün ötesine geçerek daha büyüleyici alanlara götürür.

Resmi Konularda Intel Açılış Konuşması

Örnek teste karşı entelektüel anlama

Tüm biçimleriyle test odaklı simülasyon mükemmeldir ve genellikle bir tasarım spesifikasyonunun veya uygulamasının doğruluğunu doğrulamada yeri doldurulamaz. Başlamak da kolaydır. Sadece bir test programı yazın ve simülasyona başlayın. Ancak bu basitliğin diğer tarafı, buna ihtiyacımız olmamasıdır. tamamen Başlamak için neyi test ettiğimizi anlayın. Spesifikasyonları dikkatlice okuduğumuza ve tüm köşe durumlarını anladığımıza kendimizi ikna ediyoruz, ancak anlayışımızı alt etmek için çok fazla bileşik karmaşıklık gerekmiyor.

Formal, işlevselliği derinlemesine anlamanız için sizi teşvik eder (en azından değerli bir sonuç elde etmek istiyorsanız). Yukarıdaki örnekte, basit bir soru – z hiç 1'in tamamı olabilir mi – bir simülatörde bir milyar döngüde bir örnek gösteremez. Şaşırtıcı değil, çünkü bu aşırı bir köşe davası. Resmi bir test, 188 saniyede spesifik ve çok açık olmayan bir örnek sağlar ve bunun böyle tek durum olduğunu biraz daha kısa sürede kanıtlayabilir.

Tamam resmi, dinamik testin yapamadığı şeyi yaptı, ancak daha da önemlisi, simülatörün size asla söylememiş olabileceği bir şey öğrendiniz. Bu koşulun meydana gelebileceği tek bir olası durum olduğunu. Biçimsel, tasarımı yalnızca sınırlı sayıda test senaryosunda olasılıksal bir özet olarak değil, entelektüel düzeyde daha iyi anlamanıza yardımcı oldu.

Spesifikasyon sorunları

Theo'nun bir sonraki örneği, bir böcek otomatı üzerine kuruludur (bir düğmeye bastığınızda bir hata aldığınız için böyle adlandırılır). Bu oldukça basit bir C'den RTL'ye denklik kontrol problemi gibi görünüyor, solda C modeli, sağda RTL modeli. Resmi olarak ilk günlerinde Theo için bir sürpriz, gcc makul davranacak olsa da, C-modelindeki sağa kaydırma davranışının C standardında tam olarak tanımlanmamış olmasıydı. Ancak DPV, olması gerektiği gibi, RTL ile karşılaştırmada bir uyumsuzluktan şikayet edecektir. Tanımlanmamış davranış, güvenmek için tehlikeli bir şeydir.

Böcek otomatı kadar resmi

C ve RTL arasındaki özellik karşılaştırması, özellikle bit genişlikleri çevresinde başka tehlikelerle birlikte gelir. Bir ara sinyaldeki (yukarıdaki 3 numaralı) taşıma bitinin kesilmesi veya kaybı iyi örneklerdir. Bunlar spesifikasyon sorunları mı? Spesifikasyon ve uygulama seçenekleri arasında gri bir alan olabilir.

denklik kontrolünün ötesinde

Görünüşe göre DPV'nin birincil amacı, bir C veya RTL referansı ile bir RTL uygulaması arasındaki eşdeğerliği kontrol etmektir. Ancak bu ihtiyaç nispeten nadirdir ve bu tür bir teknolojinin, kutudan biraz çıkmışsa uygulanabileceği başka yararlı yollar da vardır. İlk olarak uygulama dünyasında bir klasik - Bir değişiklik yaptım, bir hatayı düzelttim - sonuç olarak herhangi bir yeni hata getirdim mi? Saat geçişi ekledikten sonra SEQ kontrolü gibi biraz. Blok çıktılarında erişilebilirlik analizi, bazı durumlarda başka bir yararlı uygulama olabilir.

Sadece denklik kontrolü değil

Theo daha da yaratıcı hale geliyor ve kursiyerlerden tasarımı daha iyi anlamak için karşı örnekleri kullanmalarını istiyor. Sudoku çözmek or tamsayıları çarpanlara ayırma. DPV'nin bu tür sorunlara yaklaşmanın tuhaf bir yolu olduğunu kabul ediyor, ancak amacının DPV'nin yalnızca denklik kontrolü için olduğu yanılsamasını kırmak olduğuna dikkat çekiyor. İlginç bir fikir ve kesinlikle bu tür zorluklar üzerinde düşünmek için beyin jimnastiği. (İtiraf etmeliyim ki Sudoku probleminden bahsettiği anda hemen düşünmeye başladım.)

Sarmak

Theo, üretim kullanımında önemli olan metodolojiler, kısıtlamalar, gerilemeler ve eski RTL modelleriyle karşılaştırmalar hakkında bir tartışma ile sonlandırıyor. Ayrıca, kontrol ettiğiniz şeyin gerçekten üst düzey doğal dil belirtimiyle eşleşip eşleşmediğini bilmenin zorlukları da vardır.

Çok enerji verici bir konuşma izlemeye değer burada SolvNet'te!

Bu gönderiyi şu yolla paylaş:

Zaman Damgası:

Den fazla yarı wiki