IEDM: What Comes After Silicon? - Semiwiki

플라톤에 의해 재발행

팔로워 : 0

지난 달 연례 국제전자소자회의(IEDM)가 열렸습니다. 단기 과정의 프레젠테이션 중 하나는 Intel의 Matthew Metz가 진행한 것이었습니다. 무어의 법칙 지속을 위한 새로운 재료 시스템. 본질적으로 이것은 실리콘이 고갈된 후에 어떤 일이 일어날지에 대한 몇 가지 가능성을 살펴보는 것이었습니다.

인텔 실리콘

Matthew는 트랜지스터가 어떻게 세상을 변화시켰는지 살펴보는 것부터 시작했으며, 특히 수십 년 동안 Intel의 자체 프로세스 로드맵을 주도한 재료 혁신에 대해 살펴보았습니다. 90nm에서는 변형된 실리콘이 있었고 그 다음에는 HiK 금속 게이트가 있었습니다. Intel은 FinFET를 최초로 시장에 출시했습니다(당시에는 TriGate라고 불렀지만). Intel 4에서는 EUV 리소그래피가 처음 도입되었습니다.

아시다시피 인텔은 5년 동안 4개 프로세스의 기술 개발을 진행하고 있습니다. 이는 분명히 공격적이지만 여전히 모든 것이 순조롭게 진행되고 있는 것 같습니다. Intel 20A는 Intel이 RibbonFET이라고 부르는 GAA(Gate-All-Around)를 사용한 최초의 프로세스가 될 것입니다. 인텔도 공격적인 고급 패키징 로드맵을 가지고 있지만 대화의 초점은 웨이퍼를 어떻게 조립할 것인지가 아니라 미래에 웨이퍼에 무엇을 넣을 것인지였기 때문에 건너뛰겠습니다.

인텔 실리콘 IDM

인텔만이 전면적인 접근을 시도하는 것은 아닙니다. 지난 몇 년 동안 IEDM과 같은 컨퍼런스에서 모든 주요 제조업체 및 연구 기관은 나노시트 게이트 전체 결과의 일부 버전을 발표했습니다. 위의 단면을 참조하세요.

계획된 다음의 큰 혁신은 p-트랜지스터 위에 n-트랜지스터를 사용하는 보완형 FET 또는 CFET입니다. 실제로 이것은 많은 사람들이 1.5배에서 2배의 면적 확장을 위해 CFET 제조에 대한 다양한 혁신을 발표하면서 올해 IEDM의 거의 주제였습니다.

인텔 실리콘 IDM

Intel이 (다른 모든 사람들과 함께) 추구하고 있는 또 다른 혁신은 Intel이 PowerVia라고 부르는 것과 함께 뒷면 전력 공급 네트워크(뒷면 PDN)입니다. 이러한 기술을 사용하면 신호와 전원을 분리할 수 있으며 역사적으로 모든 상호 연결이 전면(최근까지 유일한 측면)에 있었던 경우처럼 더 이상 서로 간섭하지 않습니다.

가장 큰 과제는 전력 벽이다. 제곱센티미터당 100W 이상의 냉각 성능을 얻는 것은 매우 어렵습니다. 상황을 개선하는 방법에는 다양한 가능성이 있습니다.

기존 MOSFET 향상
변형된 실리콘 게르마늄(SiGe) 나노리본
Ge 또는 InGaAs 나노리본
터널 FET
Dirac FET(그래핀 및 2D)
네거티브 커패시턴스 NCFET
FerroTunnel Junction 또는 FerroFET를 사용한 인메모리 컴퓨팅

2D에 집착하지 않고 3D 소재를 만드는 것에는 매력이 많습니다. 그러나 좋은 재료를 찾는 데에는 큰 어려움이 있습니다. 탄소 나노튜브(CNT)에 대해 들어보셨을 거라 확신합니다. 하지만 이러한 매력에도 불구하고 2년 동안 이를 안정적으로 제조하려는 과제에는 실질적인 진전이 없었습니다. 그래핀은 XNUMXD이지만 밴드갭이 없어 스위치를 만드는 것이 어렵습니다. 포스포렌은 고온에서 휘발성이어서 완전한 트랜지스터를 제조하는 것이 불가능합니다.

가장 매력적인 해결책은 전이금속 디칼코게나이드(TMD)의 개발인 것 같습니다. 고백컨대, 적어도 이 이름으로 이런 이름을 들어본 것은 이번이 처음이었습니다. 이는 2D 재료를 사용하는 가장 유망한 접근 방식 중 하나입니다. TMD는 단일 단층으로 우수한 게이트 제어 기능을 제공하므로 전력 소모가 적습니다. 실리콘보다 이동성이 좋기 때문에 성능도 좋습니다. 또한 밴드갭이 커서 소스-드레인 터널링이 제한됩니다.

Matthew는 TMD 2층 트랜지스터 제조, 특히 2D 단일층 트랜지스터 성장의 과제와 가능성, 그리고 이에 접근하는 방법에 대해 매우 자세히 설명했습니다. n-트랜지스터에 있어서 가장 매력적인 재료는 안티몬(Sb)과 비스무트(Bi)인 것 같습니다. p-트랜지스터의 경우 루테늄(Ru)입니다.

마지막 섹션에서는 전력 요구 사항을 축소하고 고급 스위칭, 특히 MESO(자기 전기 스핀 궤도) 장치에 대해 살펴보았습니다. 스위칭은 해당 전력 감소를 통해 약 0.1V에서 수행될 수 있습니다.

Matthew의 결론은 TMD를 사용하여 Intel에서 진행 중인 작업이 지속적인 CMOS 스케일링에 대한 가능성을 보여주며 MESO 장치는 급격한 전력 감소에 대한 많은 가능성을 가지고 있다는 것입니다. 그러나 이는 비교적 초기 연구이며 이러한 기술을 실제 현실로 만들기 위해서는 아직 해야 할 일이 많이 남아 있습니다.