HDFO 패키징을 위한 미세 라인 Cu 재분배층(RDL)의 전자이동 성능

HDFO 패키징을 위한 미세 라인 Cu 재분배층(RDL)의 전자이동 성능

타임 스탬프 : 18 년 2024 월 3 일 오전 05:XNUMX
소스 노드 : 3069608

장치의 소형화 추세에 따라 입출력(I/O) 및 회로 밀도가 지속적으로 증가하고 있으며, 이러한 요구로 인해 미세한 구리(Cu) 재분배층을 갖춘 HDFO(고밀도 팬아웃) 패키지 개발이 촉진되고 있습니다. (RDL). 고성능 모바일 및 네트워킹 애플리케이션의 경우 WLFO(웨이퍼 레벨 팬아웃)와 같은 다른 패키지 유형에 비해 HDFO에 공격적인 설계 규칙을 적용할 수 있기 때문에 HDFO는 새로운 솔루션입니다. HDFO를 사용하면 하나의 패키지에 두 개 이상의 칩을 조립할 수 있으며 대부분 미세한 Cu RDL이 칩을 상호 연결하는 데 사용됩니다. 또한, HDFO는 애플리케이션에 따라 웨이퍼 및 기판 레벨에서 제작할 수 있어 패키지 크기 측면에서 확장성이 더 좋습니다.

HDFO의 Cu RDL은 폴리이미드(PI)와 같은 유전체 층에 내장되어 있으며 칩 간 또는 기판에서 칩으로 신호를 전송합니다. Cu RDL을 통해 전류가 흐르면 줄(Joule) 발열로 인해 도체에 열이 축적됩니다. 이러한 열 축적으로 인해 성능이 저하될 수 있습니다. 미세 Cu RDL 구조에서는 요구되는 전류 밀도와 줄 가열 온도가 증가함에 따라 HDFO 패키징 성능에 중요한 요소로 간주됩니다.

미세한 Cu RDL은 높은 신뢰성 성능을 가져야 하기 때문에 최근 ETR(Embedded Trace RDL), 고밀도 상호 연결 및 신뢰성 성능을 위해 무기 유전체로 덮인 Cu 트레이스와 같은 다양한 RDL 구조가 도입되었습니다[1, 2]. 미세 Cu RDL 신뢰성 성능 평가에 관한 많은 연구도 수행되었습니다.

EM(Electromigration)은 Cu RDL의 신뢰성과 전기적 특성 성능을 평가하는 항목 중 하나입니다. EM은 전자 흐름의 결과로 도체 내 금속 원자의 점진적인 이동에 의한 확산 제어 메커니즘입니다. 금속 원자의 이러한 대량 이동으로 인해 도체의 음극 측에는 공극이 형성되고 양극 측에는 언덕이 형성됩니다. 이러한 프로세스로 인해 전기적 연속성이 손실됩니다. 전자 이동 거동은 피처 크기, 응력 조건, 전자 흐름 방향 및 접합 야금과 같은 테스트 구조의 영향을 받습니다. Cu RDL EM 테스트의 경우 전자 흐름력뿐만 아니라 도체의 열 구배도 존재하므로 EM 열화는 전위와 열 에너지에 기인합니다[3].

EM 테스트 결과를 사용하면 특정 현장 조건에서 최대 허용 전류 밀도 또는 수명을 예측할 수 있습니다. 가속화된 조건에서 수행된 EM 테스트와 EM 실험 데이터를 기반으로 한 추정을 사용하여 사용 사례의 현재 또는 수명 값을 추정할 수 있습니다. 계산에는 1969년 James Black이 발표한 Black 모델이 널리 사용됩니다. 이 모델의 일부 요인은 Weibull 및 로그 정규 분포와 같은 고장 분포 모델을 피팅하여 결정됩니다. 본 논문에서는 다양한 전류 및 온도 조건에서 HDFO 패키지에서 10μm 이하인 Cu RDL의 EM 특성화 및 불량 분석 결과를 설명합니다. 또한 작동 온도 및 수명 등 여러 사용 조건에서 추정된 최대 허용 전류의 증가된 비율이 제공됩니다.

HDFO 패키지의 Cu RDL 구조

Cu RDL EM 테스트를 위해 HDFO 패키지가 제작되었습니다. 패키지 본체와 다이 크기는 각각 8.5mm x 8.5mm 및 5.6mm x 5.6mm였습니다. HDFO TV는 3μm 두께의 1개 레이어와 각 RDL에 대한 Ti/Cu 시드층으로 구성된 다층 RDL 구조를 갖습니다. 또한 미세한 Cu RDL을 둘러싸는 유전물질로 폴리이미드를 적용하였다. RDL 구조 위에는 Cu 기둥 범프, 다이 및 몰드가 있습니다. 금형형은 금형 윗면을 덮는 오버몰드형입니다. 전체 Cu RDL 구조는 그림 XNUMX에 나와 있습니다.

그림 1: 세 개의 RDL이 있는 HDFO 테스트 차량의 단면도.

길이 1000μm, 너비 2μm 및 10μm의 직선형 Cu RDL이 설계되고 테스트되었습니다. Cu RDL은 HDFO의 최하위 레이어(RDL3)였습니다. 전류 강제 및 전압 감지를 위해 2개의 BGA(볼 그리드 어레이) 볼을 테스트된 Cu RDL에 연결했습니다. 그림 XNUMX는 테스트된 RDL 설계의 개략도를 보여줍니다.

그림 2: 일렉트로마이그레이션 테스트를 위한 Cu RDL 설계. 'F'와 'S'는 각각 전류 강제 및 전압 감지를 의미합니다.

일렉트로마이그레이션 테스트

HDFO 테스트 차량은 EM 테스트 시스템과의 전기적 연결을 위해 테스트 보드에 표면 실장되었으며, 표면 실장 후 10차 언더필은 적용되지 않았습니다. 7.5μm 너비의 Cu RDL은 10, 12.5 및 10 x XNUMX 직류 전류에서 응력을 받았습니다.5A/센티미터2 온도는 174, 179, 188 및 194°C입니다. 2μm 너비 Cu RDL EM 테스트도 직류 12.5 x 105A/센티미터2 온도는 157°C입니다. 테스트 조건은 표 1에 표시되어 있습니다. 테스트 온도는 Cu RDL의 온도로 간주됩니다. 따라서 Joule 가열량을 보상하여 오븐 온도를 설정하였다. 줄가열 교정은 전류밀도의 양에 따라 달라지므로 각 응력전류에서 실시하였다.

줄 가열의 교정을 위해 저항은 낮은 전류 및 스트레스 전류 조건에서 여러 온도에서 측정되었습니다. 낮은 전류는 비주울 발열을 발생시키는 조건으로 간주됩니다. 주변 온도가 증가함에 따라 저항 값이 증가하며 저전류 조건에서의 저항 변화 거동을 사용하여 열 저항 계수(TCR) 값을 얻습니다. 몇 가지 온도 조건에서 저항을 측정한 후 TCR과 낮은 전류 조건과 테스트 전류 조건 사이의 저항 차이를 사용하여 줄(Joule) 가열량을 계산했습니다. 각 테스트 전류 조건의 계산된 줄 가열 온도와 10μm 폭의 Cu RDL에서의 온도는 표 2에 표시되어 있습니다.

표 1: 미세한 Cu RDL EM 테스트 조건.

표 2: 줄 가열 온도 및 rdl에서의 온도. 미세 Cu RDL EM 테스트를 위해 XNUMX가지 테스트 조건이 수행되었습니다.

EM 테스트는 저항이 100% 증가할 때까지 계속되었으며, 최대 허용 전류 계산을 위한 TTF(Time To Failure) 결정 기준은 저항 증가 20%로 설정되었습니다. 저항의 백분율 증가 기준은 모든 구조가 매우 유사한 초기 저항을 나타내는 경우 가장 효과적인 것으로 알려져 있습니다. 응력 조건 하의 초기 저항은 0.7μm 너비 Cu RDL의 경우 0.8~10Ω이므로 값이 서로 매우 유사해 보였습니다. EM 테스트 동안 Cu RDL의 저항은 4점 측정 기술을 사용하여 측정되었습니다. 의미 있는 통계 분석을 위해 테스트 샘플의 수는 18~20개로 결정되었습니다.

광학현미경 외에도 집속이온빔(FIB)/전계방출주사전자현미경(FESEM)을 사용하여 일렉트로마이그레이션 테스트 중 열화를 이해하기 위한 고장 분석을 수행했습니다. 평면도 이미지 분석 외에도 갈륨(Ga) 이온 밀링으로 특정 영역을 단면화하여 Cu 산화 및 공극에 의한 Cu RDL 영역의 감소를 관찰했습니다.

저항 변화 행동

EM 테스트 중 10μm 폭 Cu RDL의 저항 증가 동작은 그림 3에 나와 있습니다. 저항 증가 추세는 두 가지 모드로 나눌 수 있습니다. 초기에는 저항이 꾸준히 증가하다가 일정 저항 증가%에 도달한 이후 급격한 저항 변화가 나타났다. 저항이 두 단계로 증가하는 이유는 각 단계에서 주로 발생하는 고장 모드가 다르기 때문입니다.

동일한 시험 조건에서 온도 조건에 따른 수명과 TTF(time to failure) 분포도 그림 3에 표시되어 있다. 동일한 조건에서 TTF 분포가 나타나는 이유는 각 Cu RDL의 결정립 크기가 다르기 때문으로 추정된다. 테스트 차량 중 Cu 금속 원자의 확산 경로는 결정립 경계, 재료 계면 및 벌크 금속이며 각 확산 경로의 활성화 에너지는 다릅니다. 결정립계 또는 재료 계면의 활성화 에너지는 벌크 금속의 활성화 에너지보다 낮기 때문에 EM 동안 결정립계 또는 재료 계면을 통한 확산이 더 지배적입니다. 따라서 입자 크기는 EM 테스트 중 TTF를 결정하는 중요한 요소입니다[4].

전류밀도가 7.5A/cm로 낮은 경우2, 대부분의 샘플에서 고전류 12.5A/cm에 비해 저항 증가가 낮고 곡선이 완만해졌습니다.2 그림 3 (c)에 표시된 것처럼. 결과에 따르면, 이러한 저전류 조건은 고전류 조건에 비해 덜 심각한 고장 모드를 가질 수 있을 것으로 예상되었으나, 고전류 조건과 저전류 조건에서 고장 모드는 크게 다르지 않은 것으로 나타났다. 향후 연구에서는 저항변화 거동의 단계에 대한 고장분석을 실시할 계획이다.

추가 EM 테스트는 동일한 전류 밀도 조건(2×12.55A/센티미터2) 10μm 너비 Cu RDL 및 더 낮은 온도 조건으로. EM 테스트 중 저항 증가 그래프는 그림 4에 나와 있습니다. 이 경우 저항 변화 거동은 최대 10Khrs의 긴 테스트 시간에서도 꾸준히 저항이 증가하는 것으로 나타났습니다. 이는 10μm 너비 Cu RDL의 경우와 다릅니다. 저온 조건과 고온 조건 사이의 서로 다른 저항 변화 거동을 기반으로 고온과 저온에서의 고장 모드가 동일하지 않은 것으로 의심됩니다. 또한 꾸준히 증가하는 저항 단계로 인해 2μm 폭 Cu RDL의 실패 모드가 주로 발생했을 것으로 예상됩니다.

10μm 너비 Cu RDL의 경우 20% 및 100% 저항 증가의 실패 기준을 충족하는 장치의 수가 표 3에 나와 있습니다. 테스트된 모든 장치는 20시간 이내에 8,000%의 실패 기준을 충족했으며 일부 장치는 100 미만을 나타냈습니다. 테스트 시간이 10,000시간일 때 % 저항 증가. 고장 단위의 수가 통계 분석을 수행하기에 충분했기 때문에 EM 테스트는 10,000시간에서 중단되었습니다. 또한, 저항이 100% 증가한 EM 데이터를 확보하여 다양한 고장 기준에 따른 최대 전류 용량 계산이 가능합니다.

그림 3: 10의 EM 테스트 중 저항 증가 동작-µm 폭 RDL, 12.5A/cm2 전류 및 (a) 174°C 및 (b) 194°C 온도 및 (c) 7.5A/cm2 및 188°C.

그림 4: 2μm 폭 RDL의 EM 테스트 중 저항 증가 동작. 테스트 조건은 전류밀도 12.5A/cm2 온도는 157°C입니다.

표 3: 실패한 장치 수 10-µ각 조건에 대한 m 너비 Cu RDL.

고장 모드 분석

미세 Cu RDL EM 테스트의 실패 메커니즘을 이해하기 위해 광학 현미경과 FIB/FESEM을 사용하여 상단 및 단면을 관찰했습니다. 그림 5는 테스트 보드에 표면 실장한 후 Cu RDL의 2μm 및 10μm 너비를 보여줍니다. 두께와 폭은 설계값과 잘 일치하였으며, Cu RDL에서는 표면이 고르지 않고, Cu와 PI 사이의 보이드, 박리 등의 이상 현상이 발생하지 않았습니다. 그림 5에서 볼 수 있듯이 RDL의 입자 크기가 다양하다는 것이 확인되었습니다. 결함이 일렉트로마이그레이션 성능에 영향을 미칠 수 있으므로 EM 테스트 전에 Cu RDL의 품질을 확인해야 합니다.

그림 5: 표면 실장 후 Cu RDL의 FIB/FESEM 이미지: (a) 10μm 및 (b) 2μm 너비.

10μm 폭의 Cu RDL의 경우, 그림 6과 같이 다양한 불량 모드가 관찰되었습니다. 먼저, Cu RDL과 패시베이션 사이에서 박리 및 Cu 산화물이 관찰되었으며, 이는 Cu RDL 면적의 감소로 이어졌으며 주로 다음과 같은 원인에 기인합니다. 저항이 증가합니다. Cu RDL 영역의 감소로 인해 현재의 혼잡이 발생하고 RDL 및 EM 저하의 온도가 높아지는 현상도 가속화되었습니다. EM 테스트 중에 Cu 원자의 이동으로 인해 보이드가 생성되었으며, 패시베이션과 Cu RDL 사이의 경계면을 따라 보이드가 성장하여 박리 현상이 발생한 것으로 보입니다. 전류 밀도 지수 값은 보이드 핵형성과 성장 사이에서 어떤 현상이 더 지배적인지를 반영합니다. [5] Cu 산화물 층 및 PI로의 확산과 관련하여, RDL2(EM 테스트되지 않음)에서는 Ti/Cu 시드 층에 산화물 층이 없기 때문에 전자 흐름 또는/및 열 구배로 인해 Cu 확산이 가속화되는 것으로 보입니다. 그림 6(b)에 표시된 것처럼 장벽층 역할을 합니다.

Cu RDL2와 PI 사이에는 보이드와 Cu 산화물 층만 관찰되었는데, 이는 열 응력으로 인한 것입니다. 즉, Cu RDL2에서 관찰되는 고장 모드는 장기간 고온 저장(HTS) 중 하나로 간주될 수 있습니다.

그림 6: 10×12.5 에서 테스트한 후 10μm 너비 Cu RDL의 광학 현미경 및 FIB/FESEM 이미지5A/cm2, 174°C: (a) 테스트된 RDL3에서 Cu 산화물 및 박리, (b) RDL2에서 Ti/Cu 시드층에 Cu 산화가 없음(EM 테스트되지 않음).

10μm 폭의 Cu RDL과 달리 2μm 폭의 Cu RDL은 그림 7에서 볼 수 있듯이 Cu RDL과 PI 사이의 박리를 나타내지 않았습니다. 손상이 덜한 2μm 너비 Cu RDL에서 Cu RDL과 PI 사이의 경계면을 따라 보이드가 성장하면 10μm 너비 Cu RDL에서 나타나는 박리 현상이 발생한 것으로 의심됩니다. 또한, 이러한 박리는 2단계에서 급격한 저항 증가를 보이는 주요 원인이 될 수 있다고 판단된다. Black 방정식의 고장 모드 및 매개변수 값을 10μm Cu RDL 일렉트로마이그레이션 결과와 비교하기 위해 더 높은 전류 조건에서 XNUMXμm Cu RDL 일렉트로마이그레이션에 대한 연구를 수행할 계획입니다. 또한, 본 후속 연구를 통해 각 저항 증가 단계의 실패 모드를 파악할 수 있을 것으로 기대된다.

그림 7: 2×12.5 에서 테스트한 후 10μm 너비 Cu RDL의 광학 현미경 및 FIB/FESEM 이미지5A/센티미터2, 157°C: (a) RDL3의 Cu 산화물 보이드 및 (b) Cu RDL3의 다른 FIB 밀링 축.

줄 가열 시뮬레이션

줄 가열량과 파손 위치를 예측하기 위해 10μm 너비 Cu RDL에 대해 전기-열 시뮬레이션을 수행했습니다. Cu 트레이스에서 열 축적량이 다른 경우 EM 손상은 전자 흐름력뿐만 아니라 열 구배로 인해 발생하므로 위치에 따라 고장 심각도가 다를 수 있습니다. 그림 8에 제시된 바와 같이 HDFO TV와 테스트 보드의 실제 테스트 설계 및 구조를 시뮬레이션 모델에 반영하였고, 각 구조의 유효 열전도율도 적용하였다. 표 4는 오븐 온도와 소싱 전류를 기반으로 한 실험 설계(DOE)를 보여줍니다. 오븐 온도는 주변 온도로 간주할 수 있으며, 줄(Joule) 가열량은 소싱 전류에 따라 달라질 것으로 예상됩니다. 줄열량 시뮬레이션 결과는 그림 9에 나타내었다. 시뮬레이션과 실험값의 줄열량 차이는 1.3~4.2℃로 두 값은 거의 유사하였다. 또한 국지적 온도가 가장 높은 위치는 금속 패드가 연결된 Cu RDL의 중앙으로 EM 테스트 후 실제 파손 위치와 잘 일치했습니다. 요약하면, 줄 ​​가열 시뮬레이션 결과는 줄 가열량 및 파손 위치 측면에서 실제 EM 테스트 결과와 잘 일치하여 Cu RDL의 EM 저하를 이해하고 파손 위치를 예측하는 데 도움이 되었습니다.

그림 8: 10μm 너비 Cu RDL에 대한 줄 가열 시뮬레이션 모델.

표 4: 줄 가열 시뮬레이션에 대한 DOE.

그림 9: 줄열 시뮬레이션 결과: (a) 온도 윤곽선과 12.5 x 10 이하에서 가장 높은 온도를 나타내는 지점5A/센티미터2 그리고 137°C. (b) 실험과 시뮬레이션 간의 줄(Joule) 가열량 비교.

전류 운반 능력 계산

현장 조건에서 최대 전류를 계산하기 위해 일렉트로 마이그레이션 테스트의 실패 시간과 관련된 Black 방정식이 널리 사용됩니다.

MTTF = AJ-n 특급(Ea/Kt) (1)

여기서 MTTF는 평균 고장 시간, A는 경험적 상수, J는 전류 밀도, n은 전류 밀도 지수, E입니다.a 는 활성화 에너지(eV)이고, K는 볼츠만 상수(8.62×10-5 eV/K)이고 T는 온도(K)입니다. A, n, E 등 Black 방정식의 매개변수를 결정하는 데 사용됩니다.a, 통계분석이 먼저 이루어져야 합니다. 이는 통전용량을 추정하기 위해 통계적 분석 결과를 바탕으로 더 낮은 고장률에 대한 추정이 사용되기 때문에 매우 중요합니다. EM 고장 분포를 설명하는 두 가지 일반적인 방법은 Weibull 플롯과 로그 정규 플롯입니다. 금속 라인 및 비아의 결함을 분석할 때는 대수정규 분포가 선호되는 반면, Weibull 모델은 테스트 구조에 범프 및 BGA 볼 일렉트로마이그레이션과 같은 결함을 일으킬 수 있는 독립적인 요소가 많이 있을 때 일반적으로 사용됩니다. [6] 유스케이스에서 최대 전류를 추정할 때 피팅 모델의 선택이 중요할 수 있기 때문에 일렉트로마이그레이션(electromigration)의 분포 모델에 관한 연구도 수행되었다[7]. 본 연구에서는 피팅 모델로 로그 정규 분포를 선택했으며 10μm 너비 Cu RDL의 로그 정규 분포 차트를 그림 10에 표시했습니다.

최대 전류 전달 용량은 이 테스트와 사용 사례 간의 실패 모드가 동일하고 Black의 방정식이 가속 테스트와 현장 조건 모두에 유효하다는 가정하에 계산되었습니다. 사용 사례의 최대 현재 용량은 수학식 2를 사용하여 추정되었습니다. 이 경우 고장률은 0.1%로 가정되었으며 3.09의 값은 표준 로그 정규 분포의 Z 점수에서 나왔습니다.

J = [A exp (Ea/KT – 3.09σ)/TTF]-n              (2)

여기서 T는 사용 조건의 온도이고 TTF는 사용 사례의 예상 수명입니다. 10μm 너비 Cu RDL의 경우 Ea와 n은 각각 0.74와 1.88로 결정되었습니다. 일반적으로 활성화 에너지와 전류 밀도 지수의 값은 각각 1과 2로 알려져 있습니다. 또한 전류 밀도 지수 값 2와 1은 일반적으로 각각 보이드 핵 생성 제어 및 성장 제어로 간주됩니다. 이 EM 테스트에서 실패 메커니즘은 보이드 핵생성과 성장이 혼합된 것으로 나타났으며, 보다 구체적으로 보이드 핵생성이 더 지배적인 것으로 나타났습니다. 테스트 조건이 가혹하거나 테스트 구조가 다른 등의 이유로 고장 메커니즘이 본 연구와 동일하지 않은 경우 추정값이 다를 수 있습니다. 일반적으로 전류 밀도 지수(n) 값은 과도한 응력 조건이 줄 가열로 인한 EM 저하를 가속화할 때 증가합니다.

표 5는 수명 100,000시간, 듀티 사이클 100%, 고장률 0.1%인 현장 조건에서의 값 대비 추정된 최대 허용 전류의 증가율을 보여줍니다. 비교를 위한 기준값은 10°C에서 125μm 폭이며, 이는 1로 설정되었습니다. 작동 온도가 125°C에서 110°C로 감소하면 추정 전류 용량은 1.6- 및 2.4에 대해 10 및 15 증가했습니다. 폭은 각각 2μm입니다. 고장 기준은 최대 허용 전류 값에 영향을 미치므로 설계에 대한 최대 전류 용량을 선택하는 것이 중요합니다. 방정식(XNUMX)에서 알 수 있듯이 최대 전류는 작동 온도에 비례하지 않고 기하급수적으로 증가합니다. 이 전류 추정 값을 트레이스 설계에 사용할 경우 계산된 최대 허용 전류와 실제 용단 전류 사이에 교차점이 있으므로 RDL 용단 전류와 함께 고려해야 합니다.

그림 10: 10μm 너비 Cu RDL의 고장 확률 플롯에 대한 로그 정규 분포.

표 5: 여러 현장 조건에서 최대 허용 전류(mA) 비율. 10°C에서 125μm 폭의 값은 1로 설정됩니다.

결론

본 연구에서는 고밀도 팬아웃 패키지를 위한 미세 라인 Cu RDL의 일렉트로 마이그레이션 동작 및 실패 모드가 보고되었습니다. Cu RDL의 테스트 폭은 2μm와 10μm였으며, 일렉트로마이그레이션에 의한 열화로 인한 저항 증가는 테스트 조건마다 달랐습니다. 10μm 폭의 Cu RDL의 경우 서로 다른 저항 변화 동작을 보여주는 두 단계가 있었습니다. 첫 번째 단계에서는 저항이 꾸준히 증가하였으며, 첫 번째 단계에서 주로 발생하는 현상으로 보이드 핵형성 및 성장이 예상되었다. 두 번째 단계는 저항이 급격히 증가하는 구간이다. 이 단계는 저온에서 테스트한 10μm 폭 RDL과 달리 Cu RDL과 PI 사이의 박리를 보여주고 Cu 산화물과 보이드만 보이는 2μm 폭 Cu RDL 사례에서만 나타났습니다. 따라서 이러한 보이드 성장에 따른 층간박리는 XNUMX단계 저항증가에 영향을 미치는 주요 요인인 것으로 판단된다.

일렉트로마이그레이션 후 관찰된 실패 모드는 Cu 산화로 인한 Cu 면적 감소 및 보이드 생성/성장이었습니다. PI로의 Cu 이동도 관찰되었기 때문에 전자 흐름 또는/및 열 구배로 인해 가속화되는 것으로 보입니다. Cu RDL EM 테스트에서는 PI의 열적 저하를 고려해야 하므로 손상되기 쉬운 약한 위치를 예측하기 위해 전기-열 시뮬레이션을 수행했으며 그 결과는 실제 테스트 결과와 잘 일치했습니다. 또한, 시뮬레이션을 통해 얻은 줄(Joule) 발열량은 실제 실험값과 거의 유사하였다.

10μm 폭의 Cu RDL EM 결과를 바탕으로 Black의 방정식이 완성되어 최대 전류 전달 용량을 계산할 수 있습니다. Ea의 계산값은 각각 0.74와 1.88로 계산된 대수정규분포를 통계분석에 사용하였다. 현장 조건에서 추정된 최대 전류는 RDL을 설계하는 데 유용할 수 있지만 실제 퓨즈 전류 값, 오류 모드 및 테스트 조건에 대한 Ea 및 전류 밀도 지수의 종속성과 같은 몇 가지 고려 사항이 있습니다.

승인

본 연구는 앰코테크놀로지 글로벌 R&D 센터의 지원을 받았습니다. 저자들은 고밀도 팬아웃 TV 준비를 위해 R&D 프로세스/재료 연구 팀에 감사의 말씀을 전하고 싶습니다. 또한, DUT 준비 및 고장분석에 협조해주신 R&D 연구실 동료분들께도 감사드립니다.

참고자료

  1. S. Jin, W. Do, J. Jeong, H. Cha, Y. Jeong, J. Khim, "미세 피치 임베디드 트레이스 RDL을 사용한 기판 실리콘 웨이퍼 통합 팬아웃 기술(S-SWIFT) 패키징", 2022 IEEE 72nd 전자 부품 및 기술 컨퍼런스(ECTC), 2022, pp. 1355-1361, doi: 10.1109/ECTC51906.2022.00218.
  2. H. Kudo 외, "고급 미세 피치 패키징을 위한 향상된 2미크론 규모 Cu 재분배 층의 높은 전자 이동 저항 입증", 2017 IEEE CPMT 심포지엄 일본(ICSJ), 2017, pp. 5-8, doi : 10.1109/ICSJ.2017.8240055.
  3. C.-L. 리앙, Y.-S. 린, C.-L. Kao, D. Tarng 외, "미세 피치 2μm/2μm L/S Cu 재분배 라인을 사용한 고급 고밀도 팬아웃 패키징의 전자 이동 신뢰성", 부품 패키징 및 제조 기술에 관한 IEEE 거래, pp. 1438-1445 , 2020.
  4. M. Rovitto, "3차원 통합 기술을 위한 상호 연결의 전자 이동 신뢰성 문제", 미출판.
  5. M. Hauschildt 외, "Cu 및 Cu(Mn) 상호 연결의 전기 이동 조기 실패 공극 핵 생성 및 성장 현상", 2013 IEEE 국제 신뢰성 물리학 심포지엄(IRPS), 미국 캘리포니아주 몬테레이, 2013년, pp. 2C.1.1- 2C.1.6, doi: 10.1109/IRPS.2013.6531951.
  6. JEP154, "일정한 전류 및 온도 스트레스 하에서 솔더 범프 전자 이동 특성화를 위한 지침", JEDEC, 2008.
  7. A. Basavalingappa, JM Passage, MY Shen 및 JR Lloyd, "전기이주: 대수정규 대 Weibull 분포," 2017 IEEE 국제 통합 신뢰성 워크숍(IIRW), 미국 캘리포니아주 사우스 레이크 타호, 2017년, pp. 1-4, doi: 10.1109/IIRW.2017.8361224.

타임 스탬프 :

더보기 세미 엔지니어링