기계 학습, 이미지 처리 및 기타 고급 CPU 애플리케이션을 위한 차세대 온칩 메모리로 ReRAM 개발

최신 CPU 장치 작동에서 에너지 소비 및 타이밍 지연의 80~90%는 CPU와 오프칩 메모리 간의 데이터 이동으로 인해 발생합니다. 이러한 성능 문제를 완화하기 위해 설계자는 CPU에 온칩 메모리를 추가하고 있습니다. 전통적으로 SRAM은 가장 널리 사용되는 온칩 CPU 메모리 유형이었습니다. 안타깝게도 SRAM의 크기는 현재 수백 메가바이트로 제한되어 있습니다. 이러한 온칩 메모리 제약은 첨단 애플리케이션에는 충분하지 않을 수 있습니다.

8K UHD 비디오를 위한 AI 언어 모델 프로그래밍 및 이미지 처리와 같은 미래의 CPU 애플리케이션에는 10테라바이트/초 범위의 I/O 메모리 액세스 대역폭이 필요합니다. 이러한 대역폭 요구 사항을 충족하려면 온칩 CPU 메모리 크기가 1테라바이트보다 커야 합니다. 이러한 미래의 온칩 메모리 요구 사항을 충족하려면 SRAM 대안이 필요할 수 있습니다. 이 문제에 대한 한 가지 가능한 해결책은 ReRAM(Resistive Random Access Memory)을 사용하는 것입니다. [1,2,3]

ReRAM 장치는 멤리스터 재료를 포함하는 비휘발성 메모리 셀입니다. 이러한 물질은 유전체 절연체 역할을 합니다. 충분히 높은 전압을 가하면 전도 경로가 형성됩니다. 멤리스터로 사용되는 대표적인 메모리 재료로는 HfO가 있습니다.₂, 타₂O₅및 TiO₂. [4] 메모리 셀의 저항 상태는 전자 회로를 사용하여 판독되어 메모리 셀이 프로그래밍되었는지 또는 삭제되었는지 판단하여 메모리 비트의 상태를 식별할 수 있습니다. ReRAM 메모리 셀은 3D-NAND 아키텍처처럼 수직으로 쌓아 저장 밀도를 높일 수 있습니다.

이 글에서, SEMulator3D 가상 제작 잠재적인 3D ReRAM 아키텍처의 프로세스 경로 찾기 및 시각화에 사용됩니다. 우리는 ReRAM 장치에 내장된 채널 트랜지스터의 Id-Vg 성능과 함께 메모리 셀 모양의 함수로 셀 저항을 추정할 것입니다.

3D ReRAM 모델은 그림 1에 나와 있습니다. 이 장치에는 육각형 간격 배열에 기둥이 배치된 64개 레이어의 WL(워드라인)이 있습니다. 워드라인은 금속 도체와 산화물 유전체가 교대로 층을 이루어 형성됩니다. 기둥은 WL을 통해 식각된 다음 얇은 메모리 재료 층이 기둥의 측벽에 증착됩니다. 기둥 하단과 상단의 메모리 물질이 제거되고, 기둥 측벽의 물질만 남게 된다. 그런 다음 기둥은 내화 금속과 텅스텐으로 채워집니다.

어레이 층 아래에는 GAA FET(Gate-All-Around Field Effect Transistor)의 소스, 드레인 및 게이트에 대한 접점과 금속 상호 연결이 있습니다. 트랜지스터 드레인은 메모리 어레이 기둥에 연결되고 WL 회로와 결합하여 각 메모리 셀에 기능을 제공합니다.

메모리 셀은 두 개의 금속 전극, 즉 금속 도체 워드라인과 내화성 금속 전극으로 구성됩니다(그림 2). 이 장치의 가상 프로세스 시뮬레이션 중에 프로세스 변수를 사용하여 멤리스터를 설정하고 재설정합니다. 의도적으로 전압을 가하면 전도성 필라멘트라고 불리는 미세한 전도성 경로가 생성됩니다. 서로 다른 극성의 전기 신호가 인가되면 멤리스터 내부의 하전된 이온이 이동하여 전도성 필라멘트를 형성(설정)하거나 용해(재설정)합니다.

전도성 필라멘트 저항은 프로그램 전압에 따라 다릅니다. 낮은 저항 상태는 10kΩ(설정) 범위에 있고 높은 저항 상태는 1MΩ(재설정) 범위에 있습니다. [5] 우리는 3D ReRAM 장치의 스위칭 저항을 보여주기 위해 가상 모델을 개발했으며 결과는 그림 3에 표시됩니다. 멤리스터의 높은 저항 상태는 낮은 저항 상태보다 저항이 약 100배 더 높습니다.

그런 다음 메모리 셀 저항 비율과 메모리 셀 크기 및 모양 간의 상관 관계를 더 잘 이해하기 위해 가상 실험 계획(DOE)을 실행했습니다. 실험 변수는 기둥 CD, WL 두께, 멤리스터 두께였다. DOE 결과 분석에 따르면 기둥 CD와 멤리스터의 두께가 가장 중요한 반응을 주도한 것으로 나타났습니다. 그림 4는 이 두 변수에 대한 메모리 셀 저항 비율의 등고선 플롯을 표시합니다. 기둥 반경과 멤리스터 두께의 높은 값에 대해 메모리 셀 저항이 3배 변화했습니다. 연구 범위에 걸쳐 메모리 셀 모양의 차이는 멤리스터의 메모리 상태를 읽는 능력에는 영향을 미치지 않지만 셀 장치당 다중 비트에서 프로그램 상태를 식별하는 능력에는 영향을 미칠 수 있습니다.

멤리스터는 0.10uA 미만의 전류와 0.5V 미만의 전압을 사용하여 프로그래밍할 수 있습니다. 이러한 전압 및 전류 설정을 통해 멤리스터(ReRAM 메모리)가 온칩 메모리로 고급 논리 장치에 쉽게 통합될 수 있습니다. SEMulator3D 장치 시뮬레이션은 이전에 GAA FET 언더어레이 트랜지스터가 멤리스터 메모리 셀의 설정 및 재설정 상태에 필요한 전압과 전류를 구동할 수 있어야 함을 입증했습니다. [6]

현대 CPU 장치의 두 가지 주요 문제는 CPU와 오프칩 메모리 간의 데이터 이동으로 인한 에너지 소비와 지연 시간입니다. 온칩 메모리의 크기를 늘리면 이러한 문제가 해결될 수 있습니다. 본 연구에서는 SEMulator3D를 사용하여 온칩 메모리용 CPU용 SRAM 대안(ReRAM)의 통합을 조사했습니다. 우리는 개별 멤리스터 셀의 프로세스 단계와 잠재적인 레이아웃 문제를 더 잘 이해하기 위해 가상 모델을 사용했습니다. 우리는 또한 멤리스터의 설정 및 재설정 상태와 장치 크기(메모리 셀 모양 및 크기)가 워드라인 저항에 미치는 영향을 조사하기 위한 연구를 수행했습니다. 우리는 GAA pFET 트랜지스터 전기 출력을 사용하여 멤리스터 셀을 설정 및 재설정함으로써 ReRAM 온보드 메모리가 고급 로직과 통합될 수 있다는 점을 강조했습니다. 이러한 결과는 저항성 랜덤 액세스 메모리(ReRAM)가 미래의 고대역폭 로직 애플리케이션을 위한 온보드 SRAM 메모리의 유망한 대안임을 확인시켜 줍니다.

참고자료

1. 란자, 마리오(2014). "하이-k 유전체의 저항 스위칭에 대한 검토: 전도성 원자력 현미경을 사용한 나노 수준의 관점". 재료, 권. 7, 3호, pp. 2155-2182, doi:10.3390/ma7032155.
2. N. Sedghi 등, "ALD Ta2O5에서 질소 도핑의 역할과 RRAM의 다중 레벨 셀 전환에 미치는 영향", 2017년 10.1063월, Applied Physics Letters, DOI:1.4978033/XNUMX
3. Y. Bai, 외, "3D 수직 저항 스위칭 메모리의 다단계 특성 연구" 과학 보고서 4권, 기사 번호: 5780(2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC, & Lin, CH(2022). "저전력 크로스바 어레이 애플리케이션을 위한 나노 나선형 이중 기능 저항성 메모리.", ACS Applied Engineering Materials, 1(1), 252-257.
5. Y. Wu 등, "Nanometer-Scale HfOx RRAM", IEEE Electron Device Letters, Volume: 34, Issue: 8, August 2013), doi:10.1109/LED.2013.2265404
6. V. Sreenivasulu 등, "저전력 및 높은 스위칭을 향한 GAA 나노와이어 FET의 회로 분석 및 최적화", 11년 2021월 10.1007일, 컴퓨터 과학, doi:12633/s022-01777-6-XNUMX.