고급 패키징에서 열 탐색

고급 패키징에서 열 탐색

타임 스탬프 : 18 년 2024 월 3 일 오전 04:XNUMX
소스 노드 : 3070119

여러 개의 이기종 다이를 패키지에 통합하는 것은 무어의 법칙을 확장하고 성능, 전력 효율성 및 기능을 향상시키는 데 중요하지만 열 부하를 관리하는 방법에 대한 중요한 문제도 제기합니다.

고급 포장 레티클 크기의 SoC에 더 많은 기능을 넣기 위해 디지털 회로를 축소하는 대신 다양한 구성 요소를 수직으로 쌓아서 더 많은 기능을 장치에 담는 방법을 제공합니다. 이는 성능과 전력을 최적화하는 방법에 대한 문제를 제기합니다. 단일 다이에서 신호 경로는 필요한 만큼 짧을 수 있으며 기판은 열을 분산시키는 데 효과적입니다. 그러나 패키지에 여러 개의 다이가 있으면 신호가 이동해야 하는 거리를 줄이고 열 방출을 제한하기 위해 기판과 유전체가 더 얇아져야 합니다.

이로 인해 특히 다양한 워크로드와 사용 사례에서 예측하기 어려운 핫스팟이 발생할 수 있습니다. 그리고 열 특성이 다양한 여러 칩이나 칩렛을 단일 패키지에 통합하면 상황이 더욱 악화될 수 있습니다.

"기판이나 인터포저에 여러 개의 다이를 배치할 때마다 어려운 일입니다."라고 제품 마케팅 및 비즈니스 개발 담당 수석 이사인 Vik Chaudhry는 말합니다. 앰코 테크놀로지. “우리는 공급업체가 3~4개가 아니라 8~10~12개를 죽게 하는 것을 보고 있습니다. 그 열을 어떻게 주변에 분산시키나요?”

그림 1: 열전대에서의 열 방출 시뮬레이션. 출처: 앤시스
그림 1: 열전대에서의 열 방출 시뮬레이션. 출처: 앤시스

이기종 통합 열을 효과적으로 제거하는 능력에 달려 있어 모듈 내의 조밀하게 포장된 다이가 안정적인 작동을 위해 허용 가능한 온도를 유지하도록 보장합니다. IEEE의 이종 통합 로드맵은 열 흐름을 예측하고 관리하는 고급 모델링 기술, 높은 열 전도성과 낮은 전기 전도성을 모두 갖춘 신소재, 복잡한 패키지에 원활하게 통합할 수 있는 새로운 냉각 솔루션을 포함하여 개발 요구 사항이 있는 여러 영역을 식별합니다.

열 불일치
이기종 통합의 열 관리에는 재료 선택이 중요합니다. 열팽창계수(CTE)가 서로 다른 부품이 가열되고 냉각됨에 따라 이러한 재료는 서로 다른 속도로 팽창하고 수축합니다. 이는 칩의 무결성을 손상시키는 기계적 응력을 유발하고, 인터포저 또는 기타 기판에 연결하는 결합을 약화시키며, 장치의 전반적인 기능에 영향을 미칠 수 있습니다.

유사한 CTE를 가진 재료를 사용하면 이러한 응력을 줄이고 조기 고장의 위험을 완화할 수 있을 뿐만 아니라 노화 가속화, 전자 이동도 감소, 아날로그 또는 광학 신호의 드리프트와 같은 기타 열 유발 효과를 완화할 수 있습니다.

"CTE는 아마도 고급 패키징의 가장 큰 과제일 것입니다. 누구도 이를 완전히 이해하지 못한 것 같습니다."라고 COO이자 엔지니어링 부사장인 David Fromm은 말합니다. 프로멕스 산업. “우리는 이전에 본 적이 없는 방식으로 3차원 규모의 CTE를 다루고 있으며 부품 뒤틀림이나 파손과 관련된 문제는 정말 어렵습니다. 일부 회사에서는 특정 프로세스에 대해 이를 파악한 다음 재료가 변경되고 장치 크기가 변경되고 방정식이 변경될 수 있습니다. 그런 다음 다시 알아내야 합니다.”

간단히 말해서, 이종 통합을 위해서는 궁극적으로 패키지 장치의 신뢰성과 수율을 형성할 수 있는 모든 재료의 열팽창 특성에 대한 근본적인 이해가 필요합니다. 그리고 그것은 문제의 일부일뿐입니다. 고급 패키징을 위해서는 칩 또는 칩렛 주변에 무엇이 있는지, 다른 요소가 어떻게 사용되는지에 대한 이해가 필요하며, 이 모든 것은 현실적인 워크로드가 될 것으로 예상되는 것을 사용하여 함께 모델링하고 시뮬레이션해야 합니다. 이 문제는 생성 AI로 인해 처리해야 하는 데이터 양이 크게 증가하여 프로세서와 메모리의 활용도가 높아지는 데이터 센터와 같이 컴퓨팅 요구 사항이 변경될 때 훨씬 더 어려워집니다.

"항상 일정 수준의 열 분석이 있었지만 너무 무리한 부분이 없는지 확인하기 위해 마지막에 수행되었습니다."라고 제품 마케팅 이사인 Marc Swinnen은 말합니다. 안 시스. “특정 접합 온도를 목표로 삼을 수 있고, 규정을 준수한다면 그렇게 간단합니다. 하지만 이제 멀티 다이 시스템을 사용하면 RTL 평면도 단계에서 이를 수행해야 합니다. 동일한 작동 모드에서 뜨거워지는 두 개의 칩이 서로 바로 옆이나 바로 위에 배치되지 않도록 각 칩의 전력 출력이 무엇인지에 대한 아이디어가 있어야 합니다. . 그러면 당신의 디자인이 망가질 것입니다.”

드로잉 보드로 돌아 가기
업계가 이기종 통합 로드맵에 대한 다양한 과제를 해결하기 위해 고심하고 있는 가운데 열 관리는 더 이상 사후 고려 사항이 아닙니다. 설계부터 제조까지의 흐름에서 왼쪽으로 이동했고, 회로 내 모니터가 파티셔닝부터 다양한 칩과 칩렛의 우선순위 지정까지 모든 것을 평가하고 조정할 수 있는 현장으로 이동했습니다.

Fromm은 “악마는 디테일에 있습니다.”라고 말합니다. “이러한 사소해 보이는 설계 및 통합 결정은 원하는 것을 구축할 수 있는지 여부에 엄청난 영향을 미칠 수 있으며, 하류에서 수율과 제품 신뢰성을 갖춘 구축은 말할 것도 없습니다. 올바른 재료를 선택하고, 스택업을 생각하고, 프로세스 흐름을 생각하는 것이 모두 중요합니다.”

이는 데이터 센터에서 가전제품, 자율주행 자동차에 이르기까지 점점 더 많은 디자인이 근본적으로 변화하고 있음을 나타냅니다. 이질적인 요소들이 함께 패키지되어 있기 때문에 팬아웃 기둥이 있는, 2.5D, 그리고 특히 3D-IC 설계, 열 경로를 점점 더 자세히 매핑해야 합니다. 잘못 수행하면 여러 칩/칩렛으로 채워진 전체 패키지가 손상될 수 있으며, 문제의 원인을 찾는 것조차 비용이 많이 들 수 있습니다.

CHIPS NAPMP(National Advanced Packaging Manufacturing Program)의 연구 과학자인 George Orji는 “열적 기계적 제약뿐만 아니라 기판 및 조립 기술을 고려한 설계가 필요합니다.”라고 말합니다. "고급 패키징은 재작업을 허용하지 않으므로 고급 패키징을 위한 모놀리식 칩 설계 방법론이 우리가 해야 할 일입니다."

이질적으로 통합된 시스템에 내재된 복잡성으로 인해 설계에 대한 다분야 접근 방식이 필요합니다. 이는 복잡한 작업이며 이 접근 방식을 작동시키려는 시도는 새로운 것이 아니며 평면 크기 조정에 직면하여 실패했습니다. 데이비드 프리드(David Fried) 기업부사장 램 리서치, 최근 패널 토론에서 IBM이 3년 전 자신이 그곳에 있었을 때 25D 이기종 통합을 시도했다고 말했습니다. “우리는 그 안에 많은 프로세스 구성 요소를 통합할 수 있다고 생각했습니다.”라고 그는 말했습니다. “그러나 가장 큰 과제 중 일부는 설계 및 EDA 측면에서 사용할 기술을 분할하고, 시스템의 다양한 구성 요소를 다양한 칩에서 어떻게 분할한 다음 다시 돌아가서 다시 통합하는 것이었습니다. 이것이 작동하려면 디자인과 디자인의 최적화가 있어야 합니다.”

그 이후로 달라진 점은 칩 산업에 옵션이 부족하다는 것입니다. 가장 진보된 노드에서 칩을 개발하는 것은 비용이 너무 많이 들고 레티클 크기에 의해 너무 제한됩니다. 하지만 이것은 여전히 ​​어려운 일이다.

설계자의 부담을 완화하려면 특히 칩 구성이 더욱 복잡해지고 통합 기능이 향상됨에 따라 첨단 재료 과학 및 컴퓨터 지원 설계 도구를 포함하는 시너지 기술이 점점 더 중요해지고 있습니다. Ansys의 Swinnen은 “여기서 우리는 아직 해야 할 일이 남아 있습니다.”라고 덧붙였습니다. “모든 설계자가 열 전문가, 전자기 간섭 전문가, 기계 전문가가 될 필요가 없는 방식으로 이 문제를 어떻게 해결합니까? 우리 디자인 커뮤니티에 기대하는 것은 비현실적입니다.”

이러한 제약으로 인해 설계 프로세스의 여러 주요 측면에서 혁신이 필요해졌습니다. 조밀하게 통합된 칩 내 열 발생의 다면적 특성을 인식하면 정상 상태뿐만 아니라 주로 사용 사례나 작업 부하에 따라 달라지는 일시적인 열 이벤트도 해결하는 것이 중요합니다. 이기종 통합을 위한 로드맵에는 균일한 열 분배를 보장하기 위한 3D 열 인터페이스 재료 및 CTE 일치 열 확산기와 같은 전략이 포함됩니다.

"다중 다이를 사용하면 여러 가지 열 효과 소스, 여러 기계적 경사도 및 온도 경사도를 갖게 됩니다."라고 수석 제품 마케팅 관리자인 Manuel Mota는 말합니다. Synopsys. “이 모든 것은 설계 단계에서 해결되어야 합니다.”

복잡한 반도체 장치를 실제로 구현하려면 열 고려 사항을 설계 프로세스에 통합하는 것이 필요합니다. 이는 단지 올바른 재료나 구성요소를 식별하는 것만이 아닙니다. 또한 현장에서 모두가 어떻게 공동으로 기능할지 구상하고 있습니다.

엔지니어가 성능을 높이면서 전자 장치의 폼 팩터를 줄이면 열 포락선이 크게 강화됩니다. 최신 열 분산기와 열 인터페이스 재료를 활용하여 다양한 작동 상태에 걸쳐 열 프로필을 포괄적으로 관리하는 것은 의도된 수명 주기 동안 장치 무결성과 성능을 유지하는 데 필수적입니다.

Swinnen은 “열은 통합 밀도의 가장 큰 제한 사항입니다.”라고 말했습니다. “칩을 쌓는 것은 쉽습니다. 제작할 수도 있고 디자인할 수도 있지만 너무 뜨거워지기 때문에 결코 작동하지 않습니다. 따라서 열은 모든 3D-IC 칩 설계자의 관심사의 핵심 부분이 되었습니다.”

이종 집적 시 열 문제를 해결하려면 열을 효과적으로 발산하기 위해 실리콘과 같이 CTE가 낮은 반도체와 같은 다양한 재료를 구리나 알루미늄과 같은 금속과 결합해야 합니다. 불행하게도 이러한 재료 혼합은 뒤틀림, 균열, 납땜 범프 리프팅 및 장치 고장을 예상보다 일찍 초래하는 경우가 많습니다. 이러한 문제를 극복하려면 호환 가능한 특성을 가진 새로운 재료가 필요합니다.

Fromm은 “이러한 기판 재료는 인터페이스 재료, 접착제, 에폭시 등에 비해 더 천천히 발전할 것입니다.”라고 말했습니다. “공정 조건과 이를 관리하는 방법이 중요합니다. 처리 측면에서 우리가 더 잘할 수 있는 부분은 접착제 제조업체와 협력하여 온도 변화를 이해한 다음 설계 수준의 업스트림에서 이러한 온도 변화를 고려하여 이러한 모든 스택이 어떻게 발전할 수 있는지 이해하는 것입니다.”

재료 혁신
열 문제는 칩 작동에만 국한되지 않습니다. 열은 제조 측면에서도 문제가 됩니다. 고급 패키지 내부의 칩은 조립 및 제조에서 살아남아야 하며, 여기서 동일한 CTE 문제 중 일부가 문제가 될 수 있습니다.

예를 들어 열압착 본딩을 사용하여 다이를 웨이퍼에 부착하는 CoD2W(Collective Die-to-Wafer)를 생각해 보십시오. "CoD2W 프로세스에는 다양한 소스에서 다양한 다이가 나오는 상황이 있으며, 높이나 두께도 다를 수 있습니다."라고 첨단 기술 R&D 담당 이사인 Rama Puligadda는 말합니다. 브루어 사이언스. “이러한 다이로 캐리어를 채울 때 모든 다이가 본딩 중에 타겟과 접촉하는지 여부를 아는 것은 매우 어렵습니다. 다이 부착 접착제의 기계적 특성은 결합 중에 키가 큰 다이가 약간 묻힐 수 있도록 설계되어 모든 다이가 대상 웨이퍼에 잘 접촉할 수 있게 해줍니다.”

그것은 다른 문제를 야기합니다. "우리 재료의 과제에는 다양한 다이의 온도 제한이 포함됩니다."라고 Puligadda는 말했습니다. “우리는 재료 결합에 사용되는 온도가 패키지에 통합되는 칩의 열 제한을 초과하지 않도록 해야 합니다. 또한 재배선층 형성이나 성형과 같은 후속 공정이 있을 수 있습니다. 우리의 소재는 이러한 과정에서 살아남아야 합니다. 포장 공정 전반에 걸쳐 접촉하는 화학 물질로부터 살아남아야 합니다. 패키지의 기계적 응력은 재료 접착에 추가적인 문제를 추가합니다.”

우수한 열 전도성과 전기 절연성을 제공하는 다양한 재료가 개발되고 있습니다. 새로 엔지니어링된 TIM(열 인터페이스 재료)은 칩 성능을 방해하지 않고 칩과 냉각기 사이의 효율적인 열 전도 경로를 제공합니다. TIM은 향상된 열 전도성을 자랑할 뿐만 아니라 칩 표면 전체에 걸쳐 고르지 않은 열 발생으로 인한 미세한 차이도 처리합니다.

Orji는 “열 관리를 위해서는 새로운 열 소재뿐만 아니라 고급 기판과 이종 통합을 사용하는 새로운 회로 토폴로지도 필요합니다.”라고 말했습니다. "칩이 서로 너무 가깝게 포장되어 있기 때문에 과도한 열을 퍼뜨리는 능력이 매우 제한적입니다."

그림 2: 입자가 포함된 폴리머 열 인터페이스 재료의 상세 보기. 출처: 앰코
그림 2: 입자가 포함된 폴리머 열 인터페이스 재료의 상세 보기. 출처: 앰코

이상적으로, 이러한 새로운 물질은 다이아몬드에서 발견되는 복잡하지 않은 원자 구조와 유사한 강력한 공유 결합과 균형 잡힌 음이온-양이온 질량을 나타냅니다. 이 카테고리에서 인정된 재료에는 다이아몬드와 함께 산화베릴륨, 질화알루미늄, 질화붕소 및 질화규소와 같은 화합물이 포함됩니다. 열전도 능력에도 불구하고 이러한 재료는 강도를 제공하는 결합 자체로 인해 제조상의 어려움을 야기하며, 예를 들어 원하는 밀도를 달성하려면 고온 소결 공정이 필요합니다. 예외는 소결에 적합하지 않은 다이아몬드입니다.

가공상의 어려움에도 불구하고 이러한 재료의 장점을 활용하는 한 가지 접근 방식에는 복합재를 활용하는 것이 포함됩니다. 예를 들어, 에폭시 복합재 내에 질화알루미늄을 통합하면 고체 세라믹 대응물의 전도성 수준과 일치하지는 않지만 열 처리 이점을 부분적으로 포착합니다. 이러한 재료 특성의 혼합은 신호 성능의 저하를 방지하기 위해 칩 코어에서 충분한 열을 끌어내는 우수한 전기 도체를 갖는 것이 바람직한 전자 제품 포장에 매우 중요합니다.

극도의 경도로 유명한 다이아몬드는 모범적인 열 전도체 및 절연체로 돋보입니다. 테플론(폴리테트라플루오로에틸렌 또는 PTFE)과 같은 고분자 재료는 세라믹이나 다이아몬드보다 전도성이 떨어지지만 열을 전도하고 안정적인 전기 절연 기능을 제공하는 능력에서는 여전히 많은 플라스틱을 능가합니다. PTFE는 조리기구와 같이 열 집약적인 용도의 코팅 재료로 사용하기에 충분히 효과적입니다.

유리, 도자기 및 기타 고밀도 세라믹은 이러한 절연 및 열 전도 특성을 공유합니다. 이는 특히 열을 관리하기 위해 우수한 전기 절연체가 필요한 경우 실용적인 솔루션을 제공합니다. 질화알루미늄(AlN)은 반도체 장치의 절연체로 사용되어 다이와 열 전달 부품 사이의 간격을 메웁니다. AlN은 산화베릴륨만큼 열전도성이 낮음에도 불구하고 더 안전하고 비용 효율적인 대안을 제공합니다. 또한 AlN은 열 관리 측면에서 운모, 폴리이미드, 알루미나와 같은 표준 절연체를 능가합니다.

합성 사파이어는 또한 저렴한 가격과 다양한 형태로의 가단성으로 인해 주목을 받을 만하며, 이는 반도체 패키징 분야의 또 다른 귀중한 플레이어입니다. 이러한 각 재료는 전자 성능을 저해하지 않고 열을 제어하는 ​​것이 가장 중요한 패키지 설계에 고유한 이점을 제공합니다.

다이아몬드 및 질화알루미늄과 같은 첨단 소재는 반도체 장치의 열 문제를 해결하는 데 앞장서고 있지만 모든 솔루션에 이색적이거나 견고한 구성 요소가 필요한 것은 아닙니다. 열 그리스 및 접착제는 전자 포장의 결합 조직 역할을 하며 작은 틈이나 표면 불규칙성을 채우고 다양한 지형을 가진 구성 요소 간의 열 전달을 촉진합니다. 표면을 준수하는 능력은 보다 견고한 열 관리 솔루션을 결정적으로 보완하여 열 방출에 대한 포괄적인 접근 방식을 형성합니다. 연구원들은 이러한 재료를 개선하는 데 중점을 두고 열 전도성 특성을 향상시켜 열 관리 패러다임에서 보다 효과적인 파트너로 만드는 것을 목표로 하고 있습니다.

Fromm은 “열 그리스와 열 접착제는 열 전도성이 있습니다. 그러나 열 전도성이 있는 일반적인 세라믹과 같은 재료와 비교할 때 10배나 끔찍한 전도체입니다. 이러한 재료는 그다지 좋지 않으며 그 이유에는 물리적, 화학적 이유가 있습니다. 거기에는 달성할 수 있는 많은 이점이 있고 그 공간에서 많은 작업이 진행되고 있습니다.”

앞서 찾고
새로운 소재가 열 완화의 길을 열면서 혁신적인 새로운 냉각 기술도 개발 중입니다. 기판에 에칭된 마이크로 규모의 경로인 실리콘 마이크로 채널은 냉각수를 핫스팟의 중심부로 직접 전달할 수 있습니다. 이 직접 냉각 방식은 기존 방열판보다 우수하지만 설계, 조립 및 신뢰성 측면에서 문제가 있습니다.

마찬가지로, 폐쇄 루프 액체 냉각 시스템을 개발하면 공기 흐름 방법으로 인한 제약 없이 구성 요소를 냉각 상태로 유지할 수 있습니다. 이러한 시스템은 열 조절의 위협 없이 더 시원한 작동 온도를 제공하지만 액체 냉각 시스템의 설계 및 프로세스 처리 측면에서 수행해야 할 연구가 많이 있습니다.

또 다른 옵션은 스택형 다이의 구조를 간단히 바꾸는 것입니다. 즉, 메모리를 로직 위에 배치하는 대신 로직을 메모리 위에 배치하고 그 위에 방열판을 배치합니다. 예를 들어, Winbond는 SoC 상단 다이를 메모리에 직접 쌓은 다음 실리콘 통과 비아를 사용하여 기판에 부착하는 고성능 접근 방식인 맞춤형 초대역폭 요소(CUBE) 기술을 통해 이를 제안했습니다. 마케팅 임원인 CS Lin에 따르면 이러한 접근 방식은 다음과 같습니다. 윈본드, 더 적은 전력을 사용하므로 열이 감소합니다. 또한 이질적인 구성 요소의 미로를 통해 열을 전달하는 대신 열을 직접 제거할 수 있습니다.

또 다른 옵션은 AI 기반의 실시간 열 관리를 사용하는 것입니다. 이제 알고리즘은 다양한 온칩 위치의 온도를 모니터링하여 냉각 리소스를 동적으로 제어하여 열적 위험선을 넘지 않고 최적의 성능을 보장할 수 있습니다. 예를 들어, ProteanTecs는 과열로부터 칩을 보호하는 데 필요한 가드 밴딩의 양을 줄여 서버의 전력을 낮출 수 있는 데이터 센터를 겨냥한 솔루션을 출시했습니다. 이 접근 방식은 칩 내에서 변경 사항을 모니터링하고 필요에 따라 조정을 제공하는 데 의존합니다.

Synopsys와 Siemens EDA는 내부 센서를 사용하여 다양한 활동과 온도 변화를 모니터링하는 솔루션도 보유하고 있습니다. 원격 측정을 사용하여 패키지 내부에서 판독값을 얻을 수 있는 기능은 열 관리에 있어 점점 더 중요한 구성 요소입니다.

Swinnen은 “수천 또는 수백만 개의 마이크로 범프가 있는 칩 온 칩과 인터포저의 기계적 구조가 있으며, 칩이 따뜻해지면 모두 팽창하고 수축합니다.”라고 덧붙입니다. “열 지도에 따라 전력 무결성이 실시간으로 지역 온도 프로필에 적응해야 합니다. 칩이 얼마나 많은 전력을 내는지 계산할 수 있지만 칩이 가져오는 온도는 달라집니다. 차가운 판 위에 앉아 있는 걸까요, 아니면 사하라 사막의 태양 아래 앉아 있는 걸까요? 동일한 칩과 동일한 활동이라도 주변 환경에 따라 온도가 매우 달라질 수 있습니다.”

또한 상태를 변화시켜 열을 흡수하는 상변화 물질에 대한 연구는 수동적이지만 강력한 온도 조절을 약속합니다. 더욱이, 열에 대한 인체의 반응을 모방하려는 생물학적 냉각 시스템에 대한 탐구는 우리 장치가 땀을 흘리는 것처럼 직관적으로 열을 발산할 수 있는 미래를 예고합니다.

결론
반도체 산업이 계속해서 성능과 통합의 경계를 확장함에 따라 고급 패키징 내 열 관리는 여전히 과제로 남아 있습니다. 스펙트럼의 한 측면에서는 기업이 보다 조밀하게 포장된 다중 칩 모듈을 지향함에 따라 열적 복잡성이 증가하고 있습니다. 반대로, 재료 과학의 발전과 혁신적인 냉각 기술은 결과적인 열 변형을 완화하기 위해 노력하고 있습니다. 복잡한 열 문제를 해결하려면 두 가지 모두 필요하지만 일관되고 예측 가능한 방식으로 이 문제를 해결하려면 아직 많은 작업이 필요합니다.

— Ed Sperling이이 보고서에 기여했습니다.

관련 독서
칩의 열 유도 응력 관리
고급 노드에서 이기종 통합 및 증가하는 밀도는 IC 제조 및 패키징에 대해 몇 가지 복잡하고 어려운 문제를 야기하고 있습니다.

타임 스탬프 :

더보기 세미 엔지니어링