L’adoption des chipsets imitera-t-elle l’adoption de l’IP ? - Semiwiki

Republié par Platon

Suiveurs: 0

Si l’on regarde l’expansion de l’industrie des semi-conducteurs au cours des 25 dernières années, l’adoption de la conception IP dans chaque application semble être l’un des principaux facteurs de succès, avec un développement incroyable de la technologie du silicium d’un facteur x100, passant de 250 nm en 2018 à 3 nm (si et non 2 nm) en 2023. Nous prévoyons que le passage à une architecture basée sur des chipsets jouera bientôt le même rôle que l'architecture basée sur des puces SoC et l'utilisation massive de la conception IP ont joué dans les années 2000.

La question est de savoir comment prédire avec précision le calendrier d’adoption des chipsets et quels seront les principaux catalyseurs de cette révolution. Nous verrons si la diffusion de la théorie de l’innovation peut être utile pour affiner une prédiction et déterminer quel type d’application en sera le moteur. Les spécifications standard du protocole d'interconnexion puce à puce permettant une adoption rapide par l'industrie, la conduite d'applications telles que l'IA ou le processeur d'application pour smartphone semblent rapidement être le principal catalyseur, mais l'efficacité des outils EDA ou l'emballage de nouvelles technologies et la création d'usines dédiées, entre autres, sont certainement essentiels.

Introduction : émergence de la technologie chiplet

Au cours de la décennie 2010, les avantages de la loi de Moore ont commencé à s'effondrer. La loi de Moore stipulait que la densité des transistors doublait tous les deux ans, le coût du calcul diminuerait d'un montant correspondant de 50 %. Le changement dans la loi de Moore est dû à la complexité accrue de la conception et à l'évolution de la structure des transistors, des dispositifs planaires aux Finfets. Les Finfets ont besoin de plusieurs motifs pour la lithographie afin d'atteindre des dimensions de dispositif inférieures à 20 nm.

À la fin de cette décennie, les besoins informatiques ont explosé, principalement en raison de la prolifération des centres de données et de la quantité de données générées et traitées. En fait, l’adoption de l’intelligence artificielle (IA) et de techniques telles que l’apprentissage automatique (ML) est désormais utilisée pour traiter un nombre toujours croissant de données et a conduit les serveurs à augmenter considérablement leur capacité de calcul. Les serveurs ont ajouté beaucoup plus de cœurs de processeur, ont intégré des GPU plus grands utilisés exclusivement pour le ML, qui ne sont plus utilisés pour les graphiques, et ont intégré des accélérateurs d'IA ASIC personnalisés ou un traitement d'IA complémentaire basé sur FPGA. Les premières conceptions de puces d'IA ont été mises en œuvre à l'aide de SoC monolithiques plus grands, certains d'entre eux atteignant la limite de taille imposée par le réticule, environ 700 mm.².

À ce stade, la désagrégation en un SoC plus petit ainsi que divers chipsets de calcul et d’E/S semble être la bonne solution. Plusieurs fabricants de puces, comme Intel, AMD ou Xilinx, ont choisi cette option pour les produits entrant en production. Dans l'excellent livre blanc du Linley Group, « Chiplets Gain Rapid Adoption: Why Big Chips Are Getting Small », il a été démontré que cette option entraîne de meilleurs coûts par rapport aux SoC monolithiques, en raison de l'impact sur le rendement d'un SoC plus grand. Ces fabricants de puces ont conçu des chipsets homogènes, mais l'émergence et l'adoption de normes d'interconnexion telles que l'IP Universal Chiplet Interconnect Express (UCIe) facilitent l'adoption de chipsets hétérogènes.

L’évolution des normes de protocole les plus récentes et plus rapides s’accélère alors que l’industrie continue de demander des performances plus élevées. Malheureusement, les différentes normes ne sont pas synchronisées par une seule organisation. Les nouvelles normes PCIe peuvent arriver un an (ou plus) plus tôt ou plus tard que la nouvelle norme de protocole Ethernet. L'utilisation d'une intégration hétérogène permet aux fournisseurs de silicium de s'adapter à un marché en évolution rapide en modifiant uniquement la conception du chipset concerné. Étant donné que la fabrication de conceptions de SoC avancées nécessite des dépenses d'investissement massives pour les nœuds de processus de 5 nm, 4 nm ou 3 nm, l'impact des architectures de puces est énorme pour stimuler l'innovation future dans le domaine des semi-conducteurs.

La conception hétérogène des chiplets nous permet de cibler différentes applications ou segments de marché en modifiant ou en ajoutant uniquement les chiplets pertinents tout en gardant le reste du système inchangé. De nouveaux développements pourraient être lancés plus rapidement sur le marché, avec des investissements nettement inférieurs, car la refonte n'impactera que le substrat du boîtier utilisé pour loger les chipsets. Par exemple, le chipset de calcul peut être repensé de TSMC 5 nm à TSMC 3 nm pour intégrer un cache L1 plus grand ou un processeur ou un nombre de cœurs de processeur plus performants, tout en gardant le reste du système inchangé. Les chipsets intégrant SerDes peuvent être repensés pour des débits plus rapides sur de nouveaux nœuds de processus offrant plus de bande passante IO pour un meilleur positionnement sur le marché.

L'utilisation d'un chiplet hétérogène offrira un meilleur délai de mise sur le marché (TTM) lors de la mise à jour du système, en réutilisant la partie du système sans modification si elle est conçue en chiplet. Ce sera également un moyen de minimiser les coûts en conservant certains chipsets fonctionnels sur des nœuds moins avancés, moins chers que les plus avancés. Mais la principale question est de savoir quand la technologie des chipsets créera un segment important du marché des semi-conducteurs ? Nous passerons en revue l’historique de l’adoption de la propriété intellectuelle, car le chiplet et la propriété intellectuelle sont similaires, les deux doivent briser le syndrome des NIH pour réussir. Nous extrairons les principales causes de l'adoption des chiplets et construirons une prévision, en utilisant la théorie de l'innovation et la catégorie définie (Innovateurs, Early Adopters, etc. voir la figure ci-dessous).

Figure 1 : Théorie de l’innovation (rappel)

Nous examinerons l’adoption de l’IP des processeurs ARM de 1991 à 2018 et l’historique de l’adoption de l’IP de 1995 à 2027, et vérifierons comment ce taux d’adoption colle à la théorie de l’innovation.

Nous expliquerons pourquoi l'adoption des chiplets sera stimulée, en passant en revue les raisons liées à la technologie et au marketing :

Du SoC basé sur IP au système basé sur chiplet
Interopérabilité, grâce à la norme de protocole privilégiée d'interconnexion chiplet
Expliquer pourquoi les interfaces IP haut de gamme sont essentielles à l'adoption des Chiplets
Défis liés au design à résoudre.
Enfin et surtout, l'investissement réalisé par la fonderie

Enfin, nous pouvons élaborer une prévision provisoire de l’adoption des chipsets, basée sur la théorie de l’innovation. Il suffit de mentionner que le secteur vient de passer à la phase des « Early Adopters », voyant de nombreux fournisseurs d'IP et de chipsets servir le HPC et l'IA.

Si vous téléchargez le papier blanc, vous apprécierez tout le texte et les nombreuses images, dont certaines ont été créées exclusivement pour cet ouvrage.

By Eric Estève (PhD.) Analyste, Propriétaire IPnest

Alphawave a sponsorisé la création de ce livre blanc, mais les opinions et analyses sont celles de l'auteur. L'article peut être trouvé ici :

https://awavesemi.com/resource/will-chiplet-adoption-to-mimic-ip-adoption/