Seuraavan sukupolven 3D-siru/pakkauskilpailu alkaa

Ensimmäinen siruaalto on tulossa markkinoille käyttämällä hybridisidostekniikkaa, mikä luo pohjan uudelle ja kilpailukykyiselle 3D-pohjaisten sirutuotteiden ja edistyneiden pakettien aikakaudelle.

AMD on ensimmäinen toimittaja, joka esittelee siruja käyttämällä kuparihybridisidontaa, kehittynyttä pinoamistekniikkaa, joka mahdollistaa seuraavan sukupolven 3D-kaltaiset laitteet ja paketit. Hybridiliitos pinoaa ja yhdistää sirut käyttämällä pieniä kupari-kupariliitäntöjä, mikä tarjoaa suuremman tiheyden ja kaistanleveyden kuin nykyiset sirujen pinoamisjärjestelmät.

AMD käyttää hybridisidosteknologiaa TSMC:ltä, joka päivitti äskettäin etenemissuunnitelmansa areenalla. Intel, Samsung ja muut kehittävät myös hybridisidontaa. Ja AMD:n lisäksi muut siruasiakkaat katsovat tekniikkaa.

"TSMC sanoo, että sen tekniikkaa todennäköisesti ottavat käyttöön kaikki heidän korkean suorituskyvyn tietokoneiden asiakkaat", sanoi Charles Shi, Needhamin analyytikko. "Hybridisidonta on myös kaikkien tiekartalla tai ainakin kaikkien tutkassa mobiilisovelluksissa."

Suhteellisen uusi prosessi, joka suoritetaan puolijohdekankaalla, kuparihybridiliitos on edistynyt sirujen pinoamistekniikka, joka lupaa antaa siruasiakkaille kilpailuetuja. On varmaa, että lastujen pinoaminen ei ole uusi, ja sitä on käytetty malleissa vuosia. Uutta on, että hybridisidonta mahdollistaa lähes monoliittisen 3D-suunnittelun.

Useimmat sirut eivät vaadi hybridisidosta. Pakkauksissa hybridisidos on pääosin jäänyt korkealuokkaisiin malleihin, koska se on kallis tekniikka, johon liittyy useita valmistushaasteita. Mutta se antaa näille siruvalmistajille uusia vaihtoehtoja, mikä tasoittaa tietä kohti seuraavan sukupolven 3D-malleja, muistikuutioita tai 3D DRAMeja ja edistyneempiä paketteja.

On olemassa useita tapoja kehittää tämäntyyppisiä tuotteita, mukaan lukien sirumalli. varten sirut, siruvalmistajalla voi olla kirjastossa valikko modulaarisia muotteja. Asiakkaat voivat sitten yhdistellä siruja ja integroida ne olemassa olevaan pakettityyppiin tai uuteen arkkitehtuuriin. Yhdessä esimerkissä tästä menetelmästä AMD pinoi kaksi sisäisesti kehitettyä sirua – prosessorin ja SRAM-suulakkeen – tuloksena 3D-paketti, joka yhdistää tehokkaan MPU:n ja välimuistin päälle. Suulakkeet yhdistetään hybridisidoksella.

On olemassa muita tapoja toteuttaa siruja. Perinteisesti toimittajat kehittävät suunnittelun edistämiseksi a system-on-a-chip (SoC) ja integroida enemmän toimintoja laitteeseen jokaisessa sukupolvessa. Tämä sirun skaalaustapa on tulossa vaikeammaksi ja kalliimmaksi joka käänteessä. Vaikka se on edelleen vaihtoehto uusille malleille, sirut ovat nousemassa vaihtoehdoksi monimutkaisten sirujen kehittämiseen.

Sirujen avulla suuri SoC hajotetaan pienempiin muotteihin tai IP-lohkoihin ja yhdistetään uudelleen täysin uudeksi malliksi. Teoriassa sirumalli nopeuttaa markkinoille tuloa pienemmillä kustannuksilla. Hybridisidos on yksi monista elementeistä, jotka mahdollistavat tekniikan.

Kuva 1: AMD:n 3D V-Cache -tekniikka pinoaa välimuistin prosessorille. Lähde: AMD

Pakkausmaisema
Sirut eivät sinänsä ole pakkaustyyppi. Ne ovat osa menetelmää, joka sisältää heterogeenisen integraation, jossa monimutkaiset suulakkeet kootaan edistyneeseen pakkaukseen.

IC-pakkaus itsessään on monimutkainen markkina. Puolijohdeteollisuus on viime kädessä kehittänyt noin 1,000 pakkaustyyppiä. Yksi tapa segmentoida pakkausmarkkinoita on liitäntätyyppi, joka sisältää lankaliitoksen, flip-chip-sirun, kiekkotason pakkauksen (WLP) ja läpivientipiiläpiviennin (TSV). Liitäntöjä käytetään yhdistämään yksi suulake toiseen pakkauksissa.

Vaikka pakkausten tiheyttä pyritään lisäämään, monet näistä laitteista perustuvat edelleen vanhoihin teknologioihin, kuten lankaliitokseen ja flip-chip-kiinnityksellä. Flip-chipissä sirun päälle muodostuu juotosmateriaaleihin pohjautuvia pieniä kuparisia kohoumia. Laite käännetään sitten ja asennetaan erilliselle suulakkeelle tai levylle, joten kohoumat laskeutuvat kuparityynyille sähköliitäntöjen muodostamiseksi. Flip-chipissä sirun töyssyvälit ovat 300 μm - 50 μm. Nousu tarkoittaa annettua tilaa vierekkäisten kuoppien välillä.

”Näemme edelleen karkeapituisia paketteja 140–150 µm. Se on edelleen valtavirtaa, eikä se muutu lähiaikoina", sanoi Annette Teng, Promexin emoyhtiön teknologiajohtaja. QP Technologies.

WLP-prosesseja käytetään puolestaan ​​fan-out-pakettien valmistukseen, mikä alkoi suhteellisen karkealta tekniikalta. OSATit pyrkivät nyt lisäämään tuuletusaukkojen tiheyttä kutistamalla viivoja ja välilyöntejä sekä lisäämällä niiden päälle pilareita ja muita 3D-rakenteita.

"(Fan-out) edustaa tärkeää suuren volyymin pienoispakettityyppiä älypuhelimille ja muille mobiilisovelluksille", sanoi William Chen. ASE. "Meillä on myös vilkas innovaatioalue, joka palvelee korkean suorituskyvyn tietojenkäsittelyä, tekoälyä, koneoppimista ja paljon muuta."

Samaan aikaan 2.5D:stä on tullut yhä yleisempi korkean suorituskyvyn sovelluksissa, kuten datakeskukset, kun taas todellinen 3D-pakkaus on vasta alussa. 2.5D:ssä suulakkeet pinotaan tai asetetaan vierekkäin TSV:itä sisältävän välilevyn päälle. TSV:t tarjoavat sähköisen yhteyden muotteista levyyn.

Kuva 2: Esimerkkejä 2.5D-paketeista, HDFO (high-density fan-out), paketeista silloilla ja siruista. Lähde: Amkor

2.5D ratkaisee useita ongelmia. Monissa järjestelmissä prosessori, DRAM ja muut laitteet sijoitetaan piirilevylle. Data liikkuu prosessorin ja DRAM-muistin välillä, mutta toisinaan tämä vaihto aiheuttaa latenssia ja lisää virrankulutusta. Vastauksena moniin huippuluokan järjestelmiin sisältyy 2.5D-paketteja ASIC- ja HBM-korteilla. Tämä mahdollistaa muistin siirtämisen lähemmäs prosessointitoimintoja, mikä mahdollistaa nopeamman suorituskyvyn.

Monet näistä pakkausvaihtoehdoista tukevat siruja, joissa muotteja sekoitetaan ja sovitetaan siruvalmistajan tarpeiden mukaan. "Järjestelmä voidaan optimoida käyttämällä parhaita prosessorikomponentteja, joissa on optimaalinen suorituskyky/kustannusprosessisolmu", sanoi Xiao Liu, Brewer Sciencen vanhempi ohjelmapäällikkö.

Sirumallin avulla toimittajat ovat kehittäneet 3D-tyyppisiä arkkitehtuureja. Esimerkiksi Intel esitteli äskettäin 3D-suoritinalustan. Tämä yhdistää 10 nm:n prosessoriytimen neljään 22 nm:n prosessoriytimeen paketissa.

Kaikki huippuluokan paketit ovat kasvussa tekoälyn ja muiden sovellusten vetämänä. "Tekoäly sisältää korkean suorituskyvyn laskennan (HPC). Näemme paljon kysyntää flip-chip BGA:lle, joka on linkitetty tekoäly- tai HPC-sovelluksiin. Se sisältää myös 2.5D-, 3D- tai suuren tiheyden tuulettimen", sanoi Choon Lee, teknologiajohtaja JCET.

Jokainen näistä paketeista käyttää yhtä tai useampaa eri valmistusprosessia. Edistyneimmissä paketeissa yleistä on yhteenliittämistekniikka. Tässä tapauksessa se määrittää, kuinka pinot ja liimaat muotit pakkaukseen.

Intelin 3D-suorittimet, HBM ja muut sirut käyttävät pieniä kuparisia mikronystyjä pakkauksen yhteenliittämismenetelminä sekä flip-chip-prosessia. HBM:n avulla DRAM-suuttimien kummallekin puolelle muodostuu pieniä kuparikuoria. Näiden muottien kohoumat liitetään sitten yhteen, joskus käyttämällä lämpöpuristusliitosta (TCB). Toiminnassa TCB-järjestelmä ottaa muotit, kohdistaa ne ja liimaa lastut voiman ja lämmön avulla.

Nykyään edistyneimmät mikrokuopat sisältävät 40 μm:n jakovälin, mikä vastaa 20 μm - 25 μm:n kohoumia ja 15 μm:n etäisyys suulakkeen vierekkäisten kohoumien välillä. Tuotekehityksessä toimittajat työskentelevät laitteilla, joiden iskuväli on yli 40 μm. Täällä asiakkailla on joitain vaihtoehtoja. Ensinnäkin he voisivat kehittää siruja olemassa olevien mikrokuppien avulla. Pohjimmiltaan juotospohjaiset mikronystyrit ulottuvat nykyisestä 40 μm:n jakovälistä 10 μm:iin, missä näistä järjestelmistä loppuu höyry.

"Pienten juotoskuppien osien hallinnassa pienissä juotosnystyissä on käytettävissä olevan juotosmassan oma jakautumansa. Ja jossain vaiheessa ne eivät ole luotettavia", sanoi Mike Kelly, edistyneen pakkauskehityksen ja -integroinnin johtaja. Amkor. ”Jossain 20–10 µm:n välillä asiakkaat hyppäävät hybridilähestymistapaan. Sillä on paljon etuja. Suulakkeiden välinen teho on alhainen. Sähköinen signalointipolku on erinomainen."

Hybridiliitoksessa muotit yhdistetään pienillä kupari-kupariliitoksilla, ei töyssyillä. Pakkauksissa hybridiliitoksen lähtökohta on 10 μm ja enemmän.

Sekä mikrokukat että hybridisidos ovat varteenotettava vaihtoehto. Asiakkaat voivat käyttää yhtä tai toista paketeissa sovelluksesta riippuen.

Miksi hybridisidos?
Hybridiliittäminen ei ole uutta. CMOS-kuvakennotoimittajat ovat käyttäneet sitä vuosia. Kuva-anturin valmistamiseksi toimittaja käsittelee kaksi erilaista kiekkoa fabissa. Ensimmäinen kiekko koostuu useista suulakkeista, joista jokainen koostuu pikseliryhmästä. Toinen kiekko koostuu signaaliprosessorin muoteista.

Sitten hybridisidosta käyttämällä kiekot liitetään yhteen kupari-kupari-liitoksilla μm-tasolla. Tämän jälkeen kiekon suulakkeet pilkotaan, jolloin muodostuu kuvaantureita.

Tämä prosessi on lähes sama pakkaamisessa. Mutta pakkauksissa hybridiliitokseen liittyy erilaisia ​​kokoonpanohaasteita, minkä vuoksi se ei ole siirtynyt tuotantoon vasta äskettäin.

Sillä on suuri lupaus. Viime vuoden lopulla AMD esitteli hybridisidosta käyttävän palvelinprosessorin. Äskettäin AMD esitteli Ryzen 7 5800X3D:n, huippuluokan työpöytäprosessorin. Hybridisidoksen avulla 7 nm:n SRAM pinotaan ja liitetään 7 nm:n prosessoriin. Itse asiassa prosessoriin on pinottu 64 Mt L3-välimuistia, mikä kolminkertaistaa muistin tiheyden.

Sitten T&K:ssa on areenalla useita kehityskulkuja. Esimerkiksi Imec on kehittänyt niin kutsutut 3D-SoC:t käyttämällä sekä mikrokuppeja että hybridisidontaa. 3D-SoC:issa voit pinota kuinka monta meistiä, kuten muistia logiikalle. Tätä varten suunnittelet muistin ja logiikan yhdessä yhtenä SoC:na.

Hybridisidonta mahdollistaa edistyneimmät liitännät näissä laitteissa. "Tällaisten 3D-SoC-piirien toteuttamiseksi 3D-yhteiskytkentäväliä on skaalattava nykyistä tekniikan tasoa pidemmälle. Nykyinen tutkimuksemme on osoittanut tällaisten liitäntöjen toteuttamiskelpoisuuden 7 µm:n jakovälillä pinoamista stanssaukseen ja 700 nm:n jakoa kiekkoista kiekkoihin", sanoi Eric Beyne, vanhempi tutkija, T&K-johtaja ja 3D-järjestelmäintegraation johtaja. ohjelma Imecissä, paperissa IEDM:ssä.

Siitä huolimatta AMD käyttää TSMC:n hybridisidostekniikkaa, jota kutsutaan SoIC:ksi. Verrattuna mikrokuppiin TSMC:n tekniikka tarjoaa AMD:n mukaan yli 200-kertaisen liitäntätiheyden ja 15-kertaisen liitäntätiheyden. "Tämä mahdollistaa paljon tehokkaamman ja tiheämmän integraation käyttämällä kolmasosaa signaalia kohden energiasta kuin kilpailevat lähestymistavat", sanoi Lisa Su, toimitusjohtaja. AMD.

Samaan aikaan esitelmässä äskettäisessä IEDM-konferenssissa Douglas Yu, varapresidentti klo TSMC, antoi lisätietoja yrityksen SoIC-suunnitelmasta. Tämä hahmottelee asiakkaille hybridisidoksen töyssyvälin skaalauspolun.

SoIC-tiekartassa TSMC alkaa 9 μm:n sidosvälillä, joka on saatavilla tänään. Sitten se aikoo ottaa käyttöön 6 μm:n jakovälin, jota seuraa 4.5 μm ja 3 μm. Toisin sanoen yhtiö toivoo voivansa ottaa käyttöön uuden joukkovelkakirjalainan noin kahden vuoden välein, mikä tarjoaa 70 prosentin skaalauslisäyksen jokaiselle sukupolvelle.

SoIC:n toteuttamiseen on useita tapoja. Esimerkiksi AMD suunnitteli 7nm-pohjaisen prosessorin ja SRAM-muistin, jotka ovat TSMC:n valmistamia. Sitten TSMC yhdisti suulakkeet SoIC:n avulla 9 μm:n sidosvälillä.

Teoriassa ajan myötä voit kehittää erilaisia ​​edistyneitä siruja ja liittää ne käyttämällä TSMC:n tekniikkaa eri pituuksilla.

Tekniikka ei tietenkään korvaa perinteistä sirumittausta. Päinvastoin, sirujen skaalaus jatkuu. Sekä TSMC että Samsung tehostavat 5 nm:n logiikkaprosessejaan 3 nm:llä ja pidemmällä T&K-toiminnassa.

Kerran siirtyminen yhdestä prosessisolmusta seuraavaan lisäsi merkittävästi sirujen tehoa, suorituskykyä ja pinta-alaa (PPA). Uusimmissa solmuissa PPA-edut ovat kuitenkin vähenemässä.

Hybridisidos on monella tapaa yksi tapa tehostaa järjestelmiä. ”Aiemmin suurin osa PPA-etuista on tehty piillä. Ihmisillä oli tapana antaa siruskaalauksen ohjata järjestelmän suorituskykyä. Mutta nyt, sirun skaalaus moottorina on menettänyt tehoaan, Needhamin Shi sanoi. ”Lopuksi haluat saada hybridisidoksen nostaaksesi yleistä järjestelmätason PPA:ta. Jos haluat olla teknisesti tarkempi, asetan SoIC:n tehokkaaksi työkaluksi TSMC-asiakkaiden käytettävissä olevaan työkalupakkiin. SoIC on loistava PPA-vahvistin tietyille työkuormille."

Intel, Samsung ja muut eivät ole julkaisseet hybridisidosten etenemissuunnitelmiaan.

Arkkitehtonisesta näkökulmasta katsottuna tämä kaikki ei kuitenkaan ole niin yksinkertaista kuin miltä se saattaa näyttää. Seuraavan sukupolven 3D-paketit voivat sisältää useita monimutkaisia ​​siruja eri solmuissa. Jotkut suulakkeet voidaan pinota ja liimata hybridisidoksella. Muut suulakkeet sijaitsevat muualla pakkauksessa. Joten kaikkien osien yhdistäminen vaatii useita tekniikoita.

"Hybridisidonta saattaa olla tarpeen niiltä, ​​jotka pyrkivät kehittämään korkean suorituskyvyn laskentatuotteita", sanoi Richard Otte, Promexin toimitusjohtaja. "2D-rakenteissa ja -sovelluksissa sirut todennäköisesti yhdistetään toisiinsa käyttämällä korkean tiheyden menetelmiä. Näitä ovat muun muassa interposers. 3D-IC:t vaativat pinoavia siruja ja siten TSV:itä ja kuparipilareita sekä 2D-suurtiheyksisiä yhteenliittämisprosesseja.

On muitakin haasteita. Paketissa kaikkien muottien on kommunikoitava keskenään die-to-die-linkkien ja -liitäntöjen avulla. Suurin osa näistä kuolla-kuolemaan linkeistä on omaisuutta. Avointen standardilinkkien kehittämiseen ollaan menossa. "Suurin este siruille uudeksi IP:ksi on standardointi. Normaalit/yhteiset tiedonsiirtorajapinnat sirujen välille on perustettava, jotta tämä toimisi useiden pakkaustarjoajien kesken”, Otte sanoi.

Valmistuksen haasteita
Valmistusrintamalla puolestaan ​​käytetään hybridisidontaa kahdessa tyyppisessä kokoonpanoprosessissa – kiekko-kiekkoon ja stanssaus kiekkoon.

Kiekosta kiekolle sirut käsitellään kahdella kiekolla fabissa. Sitten kiekkoliitin ottaa kaksi kiekkoa ja liittää ne yhteen. Lopuksi kiekon päälle pinotut muotit pilkotaan ja testataan.

Die-to-wafer on toinen vaihtoehto. Kuten kiekosta kiekolle, sirut käsitellään kiekoilla fabissa. Muotit on pilkottu yhdestä kiekosta. Sitten nuo muotit liimataan pohjakiekolle. Lopuksi kiekon päälle pinotut muotit pilkotaan ja testataan.

Kuva 3: Virta kiekkosta kiekkoon. Lähde: Leti

Kuva 4: Suulakkeesta kiekkoon virtaus. Lähde: Leti

Alusta alkaen on tärkeää, että kuoleet ovat hyvät. Muotit, joiden saanto on pienempi, voivat vaikuttaa lopputuotteen suorituskykyyn. Siksi on tärkeää, että sinulla on hyvä testausstrategia etukäteen.

"Joissakin suulakkeissa saattaa olla valmistusvirheitä, jotka ihannetapauksessa poistettaisiin testin aikana", sanoi Adel Elsherbini, vanhempi insinööri IntelIEDM:n esityksen aikana. ”Jos testin kattavuus ei kuitenkaan ole 100 %, osa näistä suojista voi läpäistä hyvinä muotteina. Tämä on erityinen haaste. Vialliset meistit voivat johtaa pienempään järjestelmän lopputulokseen, varsinkin kun meistien lukumäärä kasvaa."

Hyvän testausstrategian lisäksi vaaditaan vakaa prosessikulku. Hybridiliitosprosessi tapahtuu puhdastilassa puolijohdetehtaissa, ei pakkaustalossa, kuten useimmissa pakkaustyypeissä.

On tärkeää suorittaa tämä prosessi erittäin puhtaassa puhdastilassa. Puhdastilat luokitellaan puhtausasteiden mukaan, jotka perustuvat ilmatilavuutta kohti sallittujen hiukkasten määrään ja kokoon. Yleensä puolijohdekankaat sisältävät puhdastiloja, joilla on ISO Class 5 tai puhtaampi standardi. Luokassa ISO 5 puhdastilassa on oltava alle 3,520 0.5 hiukkasta, joiden koko on > 5 µm kuutiometrissä American Cleanroom Systemsin mukaan. ISO Class 100 -puhdastila vastaa vanhempaa Class XNUMX -standardia.

Joissakin tapauksissa IC-kokoonpano OSATissa suoritetaan ISO 7 tai luokan 10,000 XNUMX tai sitä korkeammissa puhdastiloissa. Tämä toimii useimmissa pakkaustyypeissä, mutta ei hybridisidoksessa. Tässä prosessissa pienet hiukkaset voivat tunkeutua virtaukseen ja aiheuttaa laitevikoja.

OSATit voisivat varmasti rakentaa tiloja ISO 5 -puhdastiloilla, mutta tämä on kallis yritys. Hybridiliitos vaatii suhteellisen kalliita laitteita. Lisäksi hybridisidos sisältää useita vaiheita, jotka ovat puolijohdetoimittajille tutumpia.

Sekä kiekosta kiekolle että suulakkeesta kiekolle -virrassa prosessi alkaa yhdestä damaskeeniprosessista tehtaassa. Tätä varten kiekon toiselle puolelle kerrostetaan piidioksidikerros. Sitten pinnalle on kuvioitu lukuisia pieniä läpivientejä. Kuviot on syövytetty, jolloin kiekkoon syntyy useita pieniä μm:n kokoisia läpivientireikiä.

Sitten kuparimateriaalit kerrostetaan koko rakenteen päälle. Pinta tasoitetaan kemiallis-mekaanisella kiillotusjärjestelmällä (CMP). Tämä työkalu kiillottaa pinnan mekaanisilla voimilla.

CMP-prosessi poistaa kuparimateriaalit ja kiillottaa pinnan. Jäljelle jää kuparimetallointimateriaalia pieniin läpivienteihin.

Koko prosessi toistetaan useita kertoja. Lopulta kiekossa on kourallinen kerroksia. Jokaisessa kerroksessa on pieniä kuparisia läpivientejä, jotka liittyvät toisiinsa vierekkäisissä kerroksissa. Yläkerros koostuu suuremmista kuparirakenteista, joita kutsutaan sidostyynyiksi. Dielektriset materiaalit ympäröivät pieniä liimatyynyjä.

Siitä huolimatta damaskeeniprosessi, erityisesti CMP, ovat haastavia. Se vaatii tarkan hallinnan kiekon pinnalla. "[Kiekolla] dielektrisen pinnan on oltava: (1) erittäin sileä, jotta varmistetaan vahvat vetovoimat muotteja kiinnitettäessä; ja (2) erittäin alhainen topografia, jotta vältytään tyhjiltä tai tarpeettomilta jännitteiltä dielektrisessä esisidoksessa", Elsherbini sanoi IEDM:n artikkelissa.

Näiden prosessien aikana voi kuitenkin esiintyä useita ongelmia. Kiekoilla on taipumus painua tai taipua. Sitten CMP-prosessin aikana työkalu saattoi ylikiillottaa pintaa. Kuparityynyn syvennykset tulevat liian suuriksi. Jotkut tyynyt eivät ehkä liity yhteen liimausprosessin aikana. Alikiillotettu kuparijäämät voivat aiheuttaa oikosulkuja.

Hybridisidoksessa tavalliset CMP-prosessit eivät välttämättä toimi. "Tämä vaatii erityistä CMP-käsittelyä kemiallisen ja mekaanisen syövytyksen suhteen hallitsemiseksi sekä CMP-vaiheiden lukumäärän dielektrisen pinnan tasomaisuuden ylläpitämiseksi", Elsherbini sanoi.

CMP:n jälkeen kiekot käyvät läpi metrologian. Metrologinen työkalu mittaa ja luonnehtii pinnan topografiaa.

"Kuparin hybridisidoksen suurimpia prosessihaasteita ovat pintavikojen hallinta tyhjien muodostumisen estämiseksi, kiekon tason paksuus ja muotometrologia sekä nanometritason pintaprofiilin hallinta, joka tukee vahvaa hybridisidostyynyn kosketusta, ja kuparityynyjen kohdistuksen ohjaaminen yläosassa. ja pohja kuolee", sanoi Stephen Hiebert, yrityksen markkinointijohtaja KLA.

Lisää vaiheita
Metrologian vaiheen jälkeen kiekot puhdistetaan ja hehkutetaan. Hehkutusvaihe aktivoi suulakkeet.

Tästä eteenpäin prosessi voi edetä kahteen suuntaan – kiekosta kiekolle tai kuoleesta kiekolle. Kiekosta kiekolle olet jo käsitellyt ensimmäisen kiekon (A). Sitten toinen kiekko (B) muottineen läpikäy saman prosessin (damasseen, CMP, metrologia).

Sitten kaksi kiekkoa (A, B) liitetään hybridisidoksella. Sirut kuutioidaan kiekolle ja testataan. Tuloksena olevat pinotut laitteet muistuttavat 3D-kaltaisia ​​rakenteita.

Sillä välin die-to-waferissa siruvalmistaja otti ensimmäisen kiekon ja aktivoi suulakkeet. Sitten kiekon (A) lastut kuutioidaan ja testataan.

Sitten toinen kiekko (B) käy läpi damaskeeniprosessin, jota seuraa CMP ja metrologinen vaihe. Tätä kiekkoa ei ole kuutioitu ja se pysyy ehjänä. Käsitellyn kiekon (A) muotit pinotaan ja liimataan pohjakiekon (B) päälle liimausaineella.

Sitten sirut kuutioitetaan pinotulle kiekolle ja testataan. Tämä puolestaan ​​luo 3D-kaltaisia ​​laitteita.

Myyjät voivat käyttää samaa kiekkokiekkojen liimausjärjestelmää sekä kiekkoista kiekkoiksi että muotteiksi kiekkoiksi. Useat toimittajat myyvät näitä järjestelmiä hybridiliitokseen nanometritason sijoittelutarkkuudella.

Käytössä suulakkeet asetetaan pöytäyksikölle kiekkojen liimauslevyn sisällä. Käsitelty kiekko asetetaan erilliselle kiekkopöydälle bonderissa. Pöydältä olevat meistit poimitaan, kohdistetaan ja asetetaan käsitellylle kiekolle.

Tässä vaiheessa kahden rakenteen sidostyynyt liitetään kaksivaiheisella prosessilla – se on eriste-dielektrinen sidos, jota seuraa metalli-metalli-liitäntä. "Suora hybridisidos tarkoittaa kahden pinnan molekyylisidontaa, jotka koostuvat kupariliitännöistä SiO2-matriisin sisällä", selittää Emilie Bourjot, 3D-integraatioprojektin johtaja Anna minun. "Kun nämä kaksi pintaa ovat läheisessä kosketuksessa huoneenlämmössä, Van der Waals -sidokset muodostavat tarttuvuuden. Nämä sidokset muuttuvat sitten kovalenttisiksi ja metallisiksi sidoksiksi lämpöbudjetin jälkeen.

Kiinnitysprosessi on haastava. ”Ensimmäinen huomioitava asia on sijoittelun tarkkuus ja suorituskyky. Meidän on tuettava erittäin hienoa säveltä. Meidän on pystyttävä sijoittamaan suulakkeet erittäin tarkasti", Intelin Elsherbini sanoi. "Tämä saavutetaan suunnittelun optimoinnilla, jotta varmistetaan, että kohdistusantureilla on erittäin hyvä näkyvyys ja kontrasti, mutta ne eivät kuluta liikaa puristusaluetta."

Sidosaine pystyy suorittamaan nämä tehtävät, mutta haasteena on estää ei-toivotut hiukkaset ja pintavirheet virtauksessa. Pieni hiukkanen voi aiheuttaa onteloita sidostyynyihin. Jos jopa 100 nm:n hiukkanen tunkeutuu sidostyynyihin, se voi johtaa satoihin epäonnistuneisiin yhteyksiin.

Yhteenveto
Hybridisidos on monimutkainen mutta mahdollistava prosessi. Se mahdollistaa uuden luokan sirut ja paketit.

AMD on ensimmäinen, joka käyttää tätä lähestymistapaa, mutta muut seuraavat pian. Kisa on juuri alkanut.

Aiheeseen liittyviä artikkeleita
Skaalaus Bump Pitchit edistyneessä pakkauksessa
Liitäntöjen suurempi tiheys mahdollistaa nopeamman tiedonsiirron, mutta siihen on useampi kuin yksi tapa.

Piecing Together Chiplets
Muutokset, jotka voivat viedä tämän pakkaustavan valtavirtaan, ja edessä olevat haasteet.

Advanced Packagingin seuraava aalto
Pitkä lista vaihtoehtoja ajaa monisiruiset paketit suunnittelun eturintamaan luoden samalla huimaavan määrän vaihtoehtoja ja kompromisseja

Tulevaisuuden haasteet kehittyneelle pakkaukselle
OSAT:t kamppailevat monien ongelmien kanssa, kuten vääntymisen, termisen epäsuhtaisuuden, heterogeenisen integraation ja ohuempien viivojen ja välien kanssa.

Laaja ilme kehittyneen pakkauksen sisältä
JCET:n teknologiajohtaja puhuu Mooren lain hidastumisesta ja kasvavasta kiinnostuksesta uusia pakkausmenetelmiä ja siruja kohtaan.

Seuraavat vaiheet paneelitason pakkaamiseen
Missä se toimii ja mitä haasteita vielä laajemmalle käyttöönotolle on jäljellä.

Lähde: https://semiengineering.com/next-gen-3d-chip-packaging-race-begins/