Entwicklung von ReRAM als On-Chip-Speicher der nächsten Generation für maschinelles Lernen, Bildverarbeitung und andere fortschrittliche CPU-Anwendungen

Beim Betrieb moderner CPU-Geräte werden 80 bis 90 % des Energieverbrauchs und der Zeitverzögerungen durch die Datenübertragung zwischen der CPU und dem Off-Chip-Speicher verursacht. Um dieses Leistungsproblem auszuräumen, fügen Entwickler ihren CPUs zusätzlichen On-Chip-Speicher hinzu. Traditionell war SRAM der am weitesten verbreitete On-Chip-CPU-Speichertyp. Leider ist SRAM derzeit auf eine Größe von Hunderten von Megabyte beschränkt. Diese Einschränkung des On-Chip-Speichers reicht für Spitzenanwendungen möglicherweise nicht aus.

Zukünftige CPU-Anwendungen, wie etwa die Programmierung von KI-Sprachmodellen und die Bildverarbeitung für 8K-UHD-Videos, erfordern eine I/O-Speicherzugriffsbandbreite im Bereich von 10 Terabyte/Sek. Um diese Bandbreitenanforderungen zu erfüllen, muss der On-Chip-CPU-Speicher größer als 1 Terabyte sein. Möglicherweise ist eine SRAM-Alternative erforderlich, um diese zukünftigen On-Chip-Speicheranforderungen zu erfüllen. Eine mögliche Lösung für dieses Problem wäre die Verwendung von Resistive Random Access Memory (ReRAM). [1,2,3]

Ein ReRAM-Gerät ist eine nichtflüchtige Speicherzelle, die Memristormaterialien enthält. Diese Materialien wirken als dielektrischer Isolator. Wenn eine ausreichend hohe Spannung angelegt wird, entsteht ein Leitungspfad. Zu den typischen Speichermaterialien, die als Memristoren verwendet werden, gehört HfO₂,Ta₂O₅und TiO₂. [4] Der Widerstandszustand der Speicherzelle kann mithilfe elektronischer Schaltkreise gelesen werden, um festzustellen, ob die Speicherzelle programmiert oder gelöscht ist, und so den Zustand des Speicherbits zu identifizieren. ReRAM-Speicherzellen können wie bei der 3D-NAND-Architektur vertikal gestapelt werden, um die Speicherdichte zu erhöhen.

In diesem Artikel SEMulator3D Virtuelle Fertigung wird zur Prozesspfadfindung und Visualisierung potenzieller 3D-ReRAM-Architekturen verwendet. Wir werden den Zellwiderstand als Funktion der Speicherzellenform abschätzen, zusammen mit der Id-Vg-Leistung des eingebetteten Kanaltransistors in einem ReRAM-Gerät.

Ein 3D-ReRAM-Modell ist in Abbildung 1 dargestellt. Das Gerät verfügt über 64 Wortleitungsschichten (WL) mit Säulen, die in einem sechseckigen Abstand angeordnet sind. Die Wortleitungen bestehen aus abwechselnden Schichten metallischer Leiter und Oxiddielektrikum. Die Säulen werden durch die WL geätzt und dann wird eine dünne Schicht aus Gedächtnismaterial auf die Seitenwände der Säulen aufgebracht. Das Memory-Material wird von der Unterseite und der Oberseite der Säulen entfernt, so dass nur das Material an den Seitenwänden der Säule zurückbleibt. Anschließend werden die Säulen mit feuerfestem Metall und Wolfram gefüllt.

Unter den Array-Schichten befinden sich Kontakte und Metallverbindungen zu Source, Drain und Gates von Gate-Allround-Feldeffekttransistoren (GAA-FET). Der Transistor-Drain ist mit der Speicherarray-Säule verbunden und sorgt in Verbindung mit der WL-Schaltung für die Funktion jeder Speicherzelle.

Die Speicherzelle besteht aus zwei Metallelektroden: der metallischen Leiterwortleitung und einer feuerfesten Metallelektrode (Abbildung 2). Während der virtuellen Prozesssimulation dieses Geräts verwenden wir Prozessvariablen, um den Memristor einzustellen und zurückzusetzen. Eine absichtlich angelegte Spannung erzeugt mikroskopisch kleine Leiterbahnen, sogenannte leitende Filamente. Wenn elektrische Signale unterschiedlicher Polarität angelegt werden, bewegen sich die geladenen Ionen im Memristor, um den leitenden Faden zu bilden (einzustellen) oder aufzulösen (zurückzusetzen).

Der Widerstand des leitenden Filaments variiert bei unterschiedlichen Programmspannungen. Der Zustand mit niedrigem Widerstand liegt im Bereich von 10 kOhm (eingestellt) und der Zustand mit hohem Widerstand liegt im Bereich von 1 M Ohm (zurückgesetzt). [5] Wir haben ein virtuelles Modell entwickelt, um die Schaltwiderstände eines 3D-ReRAM-Geräts zu demonstrieren. Die Ergebnisse sind in Abbildung 3 dargestellt. Der hochohmige Zustand des Memristors ist etwa 100-mal höher als der niederohmige Zustand.

Anschließend wurde eine virtuelle Versuchsplanung (DOE) durchgeführt, um den Zusammenhang zwischen dem Widerstandsverhältnis der Speicherzelle und der Größe und Form der Speicherzelle besser zu verstehen. Die Variablen des Experiments waren Säulen-CD, WL-Dicke und Memristordicke. Die Analyse der DOE-Ergebnisse zeigt, dass die Säulen-CD und die Dicke des Memristors die signifikanteste Reaktion auslösten. Abbildung 4 zeigt ein Konturdiagramm des Speicherzellenwiderstandsverhältnisses im Vergleich zu diesen beiden Variablen. Bei hohen Werten für Säulenradius und Memristordicke kam es zu einer dreifachen Änderung des Speicherzellenwiderstands. Die Unterschiede in der Form der Speicherzelle im untersuchten Bereich wirken sich nicht auf die Fähigkeit aus, die Speicherzustände des Memristors zu lesen, könnten sich jedoch auf die Fähigkeit auswirken, Programmzustände in einem Gerät mit mehreren Bits pro Zelle zu erkennen.

Der Memristor kann mit einem Strom < 0.10 uA und einer Spannung < 0.5 V programmiert werden. Diese Spannungs- und Stromeinstellungen ermöglichen die einfache Integration von Memristoren (ReRAM-Speicher) als On-Chip-Speicher in fortschrittliche Logikgeräte. Die SEMulator3D-Gerätesimulation hat zuvor gezeigt, dass ein GAA-FET-Unterarray-Transistor in der Lage sein sollte, die Spannung und den Strom zu steuern, die für die Setz- und Rücksetzzustände einer Memristor-Speicherzelle erforderlich sind. [6]

Zwei Hauptprobleme moderner CPU-Geräte sind der Energieverbrauch und die Verzögerungszeit, die durch die Datenbewegung zwischen der CPU und dem Off-Chip-Speicher verursacht werden. Eine Vergrößerung des On-Chip-Speichers könnte diese Probleme lösen. In dieser Studie haben wir SEMulator3D verwendet, um die Integration einer SRAM-Alternative (ReRAM) für die CPU für den On-Chip-Speicher zu untersuchen. Wir haben ein virtuelles Modell verwendet, um Prozessschritte und potenzielle Layoutprobleme für einzelne Memristorzellen besser zu verstehen. Wir haben auch Studien durchgeführt, um die Setz- und Reset-Zustände des Memristors und die Auswirkung der Geräteabmessungen (Form und Größe der Speicherzelle) auf den Wortleitungswiderstand zu untersuchen. Wir haben hervorgehoben, dass der integrierte ReRAM-Speicher mit fortschrittlicher Logik integriert werden kann, indem ein elektrischer GAA-pFET-Transistorausgang zum Setzen und Zurücksetzen der Memristorzellen verwendet wird. Diese Ergebnisse bestätigen, dass Resistive Random Access Memory (ReRAM) eine vielversprechende Alternative zum integrierten SRAM-Speicher für zukünftige Logikanwendungen mit hoher Bandbreite ist.

Bibliographie

1. Lanza, Mario (2014). „Ein Überblick über das Widerstandsschalten in High-k-Dielektrika: Eine nanoskalige Sichtweise unter Verwendung eines leitfähigen Rasterkraftmikroskops“. Materialien, Bd. 7, Ausgabe 3, S. 2155–2182, doi:10.3390/ma7032155.
2. N. Sedghi, et al., „Die Rolle der Stickstoffdotierung in ALD Ta2O5 und ihr Einfluss auf die mehrstufige Zellschaltung in RRAM“, März 2017, Applied Physics Letters, DOI:10.1063/1.4978033
3. Y. Bai, et al., „Study of Multi-level Characteristics for 3D Vertical Resistive Switching Memory“, Scientific Reports Band 4, Artikelnummer: 5780 (2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC und Lin, CH (2022). „Nanohelical-Shaped Dual-Functional Resistive Memory for Low Power Crossbar Array Application“, ACS Applied Engineering Materials, 1(1), 252-257.
5. Y. Wu, et al., „Nanometer-Scale HfOx RRAM“, IEEE Electron Device Letters, Band: 34, Ausgabe: 8, August 2013), doi:10.1109/LED.2013.2265404
6. V. Sreenivasulu et al., „Circuit Analysis and Optimization of GAA Nanowire FET Towards Low Power and High Switching“, 11. November 2021, Informatik, doi:10.1007/s12633-022-01777-6.