TSMC N3E er klar til design takket være IP fra Synopsys - Semiwiki

Genudgivet af Platon

Abonnenter: 0

TSMC har tilbudt støberitjenester siden 1987, og deres første 3nm node hed N3 og debuterede i 2022; nu har de en forbedret 3nm node kaldet N3E, der er lanceret. Hver ny node kræver så IP, der er omhyggeligt designet, karakteriseret og valideret i silicium for at sikre, at IP-specifikationerne bliver opfyldt og sikkert kan bruges i SoC-design. Denne nye IP skal dække en lang række funktioner, såsom interface, hukommelse og logik. Synopsys har et stort IP-team, der har taget udfordringen op ved at skabe ny IP til TSMC N3E-knuden og opnå first-pass siliciumsucces.

Chiplet Interconnect

Systemer bestående af chiplets kræver die-to-die-kommunikation, og det er her UCIe-standarden kommer ind io spille. Synopsys er bidragydermedlem af UCIe konsortium, og de tilbyder IP for både en UCIe C controller og en UCIe PHY i TSMC N3E-knuden.

UCIe PHY IP havde de første siliciumresultater i august 2023, der viste datahastigheder på 16 GB/s og skalerbar til 24 GB/s pr. kanal. Effekteffektiviteten er på 0.3 pJ/bit.

PHY IP

IEEE godkendte 802.3-standarden for Ethernet igen 1983, ganske den udvidede standard, mens Synopsys 224G Ethernet PHY IP havde første siliciumsucces i August 2023. Netværksingeniører ser på øjediagrammet for at se PAM-4-kodningen. Jitter-niveauer oversteg både IEEE 802.3- og OIF-standardspecifikationerne.

224G Ethernet PHY IP min

Synopsys understøtter standarder som PCI Express 6.0, 400G/800G Ethernet, CCIX, CXL2.0/3.0, JESD204 og CPRI Multi-Protocol 112G PHY IP. Ingeniører kan kombinere denne PHY IP med en MAC og PCS for at bygge en 200G/400G/800G Ethernet-blok.

112G PHY IP min

SDRAM og hukommelsesmoduler kan bruge Synopsys DDR5 PHY IP på TSMC N3E for at opnå overførselshastigheder på op til 8400 Mbps. Du kan se det vidt åbne øje og klare marginer for denne IP, der arbejder med hastighed.

DDR5 IP min

PCI Express-standarden startede i 2003 og er løbende blevet opdateret for at imødekomme de voksende krav til cloud computing, storage og AI. PCIe 5.0 understøttes nu ved hjælp af Synopsys PCIe 5.0 PHY IP. Første silicium på TSMC N3E viste driftshastigheder på 32 GT / s, og den bestod overensstemmelsestesten.

PCIe PHY IP min

Jeg har brugt USB-C på min MacBook Pro, iPad Pro og Android-telefon i årevis nu. Synopsys understøtter nu USB-C 3.2 og DisplayPort 1.4 PHY IP i den seneste TSMC-proces. Med denne IP kan brugere tilslutte op til 8K Ultra High Definition-skærme.

USB C 3.2 PHY IP min (1)

Smartphone-virksomheder standardiserede på MIPI-protokollen for år siden som en effektiv måde at forbinde kameraer, og Synopsys MIPI C-PHY IP/D-PHY IP kan køre med 6.5 Gb/s pr. bane og 6.5 Gs/s pr. trio. C-PHY IP understøtter v2.0, og D-PHY IP2.1.

MIPI C PHY IP min

Den seneste Synchronous DRAM controller spec er LPDDR5X, der understøtter dataoverførselshastigheder på op til 8533 Mbps, en forbedring på 33 % i forhold til LPDDR5 hukommelse. Det Synopsys LPDDR5X/5/4X-controller er siliciumbevist, og klar til at blive designet med.

LPDDR5X PHY IP min

Logiske biblioteker og minder

Op til halvdelen af arealet af en SoC kan være minder, så den gode nyhed er, at Synopsys Foundation IP giver dig mulighed for hurtigt at tilføje hukommelser og logiske biblioteksceller til et nyt design. Her er testchipdiagrammerne fra Synopsys på TSMC N3E-knuden til hukommelser og logiske biblioteker.

Fundament IP min

Resumé

TSMC og Synopsys har samarbejdet ganske godt sammen gennem årene, og det partnerskab strækker sig nu til N3E-knuden, hvor SoC-designere kan finde silicium-testet IP til grænseflader, hukommelser og logik. Kraft, ydeevne og udbytte ser attraktive ud for N3E, så teknologien er klar til dine mest krævende designs. At starte et design med N3E giver dig også en hurtigere vej til at migrere til N3P-processen.

I stedet for at oprette hele din egen IP fra bunden, hvilket vil forlænge din tidsplan, kræve flere tekniske ressourcer og øge risikoen, hvorfor så ikke tage et kig på, hvad Synopsys har at tilbyde i en bred vifte af IP-blokke, der er siliciumbevist.