Formel verifikation bliver brugt oftere og flere steder i chipdesign, efterhånden som antallet af mulige interaktioner vokser, og efterhånden som disse chips bruges i mere kritiske applikationer.
Tidligere var meget af formel verifikation var fokuseret på, om en chip ville fungere korrekt. Men efterhånden som designs bliver mere komplekse og heterogene, og efterhånden som use cases ændrer sig, bliver formel verifikation brugt i alt fra vurdering af virkningen af partitionering til sporing af kilden til tavs datakorruption. Det bliver endda brugt til at identificere mulige vektorer for cyberangreb og til at spore, hvordan strøm leveres og bruges i en enhed.
"Laveffektdesign har eksisteret i meget lang tid, men det var en tilgang, der mest blev omfattet af mobile chips," ifølge Sean Safarpour, R&D-gruppedirektør i Synopsy' EDA Group. "Nu er det over hele linjen. På samme måde ser vi mere AI/ML brugt i acceleratorer, og mængden af arbejde, du kan udføre pr. effekt, er en vigtig drivkraft. Så nu for alle, uanset hvad de laver, er lavenergidesign så stor en bekymring. Hvad dette har at gøre med formel verifikation er, at der er specifikke måder, formel verifikation kan bruges til at løse nogle af disse problemer."
Det her handler ikke længere kun om ur port optimering, som involverer genkørsel af simuleringsregressioner for at sikre, at alt er korrekt. I dag skal strøm betragtes i sammenhæng med andre komponenter i et system, og nogle gange mellem systemer. Uden formelle ville det tage væsentligt mere tid, hvis det overhovedet kunne lade sig gøre. Det skal også undersøges i sammenhæng med forskellige use cases og arbejdsbelastninger, hvor strøm skal spores fra levering til udnyttelse.
"Hvis du laver clock gating, kan vi lave analysen med og uden clock gating og fortælle dig definitivt, om funktionaliteten er den samme, eller om du kan have en fejl, og noget gik i stykker undervejs," sagde Safarpour. "Baseret på brugerønsker er det nu også muligt at tage hensyn til magthensigter gennem en UPF-fil. For fem eller seks år siden havde vi ingen sådanne anmodninger. Nu er de så fremtrædende, at folk siger: 'Jeg foretager ejendomsverifikation. Jeg har mine påstande. Men nu vil jeg tjekke disse påstande i nærværelse af min UPF. Jeg foretager tilslutningskontrol på SoC-niveau,' som er en anden specifik applikation. Men det er ufuldstændigt, medmindre du tager den fulde UPF af designet i betragtning. Formal er i stand til at gå ind i disse meget specifikke områder, så brugerne kan sige: 'Vent et øjeblik, vi behøver ikke at lave hele vores regressionspakke om. Vi kan tage disse specifikke problemer og løse dem udtømmende.' Det er den reelle værdi af det formelle. Det er udtømmende, så når du ser på hele din testplan, og du ser på nogle af disse aspekter, uanset om det er lavt strømforbrug eller sikkerhed, kan vi gå ind i alle disse. Du vil have specifikke linjeposter for disse i din testplan. Nogle af dem kan du gå ud og løse udtømmende med formel verifikation, hvilket er en af grundene til, at det bliver mere fremtrædende i disse dage, efterhånden som problemområdet bliver større."
Forenklet sagt er dækningsgab, der tidligere var acceptable, da der var færre funktioner, og livscykluserne var kortere, uacceptable i mange applikationer i dag.
"Alle taler altid om stadigt stigende kompleksitet, og mange mennesker vil med rette bruge det som en grund til at gøre tingene anderledes," sagde Chris Giles, chef for produktstyring for statiske og formelle løsninger hos Siemens EDA. "Når vi ser på markedssucces og den generelle udviklingsproces, er det, vi ser, at på trods af en flere årtier lang stigning i investering i verifikation, så følger det ikke med stigningen i kompleksitet. Så selvom vi alle erkender, at der er en konstant stigning i kompleksiteten, er den måde, vi har reageret på det som branche, ikke så effektiv, som den behøver at være. Skiftet set i de sidste par år er, hvad verden efterspørger af silicium, og det er her, formel verifikation bliver et absolut krav. Det, verden kræver af silicium i dag, er en anden verifikationstilgang. Det, vi efterspørger, handler ikke længere om kompleksitet. Det handler om sikkerhed. Det handler om sikkerhed. Det handler om tillid. Det handler om sikkerhed. Og alle disse ting er meget svære at bevise med en lineær simuleringsmetodologi."
Dette har til gengæld skabt en eksplosion i efterspørgslen efter formel verifikation. "Det er her, det formelle udmærker sig," sagde Giles. "På grund af dets udtømmende karakter kan formel verifikation bevise endegyldigt, at et design er sikkert, sikkert eller troværdigt. Der er meget arbejde, der bliver gjort i branchen for at certificere disse egenskaber, så det er afgørende at have et flow, der genererer den certificering. Det er her, det formelle er helt afgørende. Hvis du ser på IP-branchen, ved IP-virksomheder ikke nødvendigvis, hvilket slutprodukt deres IP kommer til at være i, så de skal planlægge for den slags spørgsmål. Hvordan ved jeg, at dette er et sikkert design? Hvordan ved jeg, at dette er et pålideligt design? Hvordan ved jeg, at det er sikkert at sætte menneskeliv under dets kontrol? Det er ting, som selv IP-hold skal bekymre sig om i dag."
Pete Hardee, produktledelsesdirektør i System & Verification Group på kadence, sagde, at han har set en fænomenal vækst i brugen af formelle verifikationer i løbet af det sidste årti. "Der er ingen tvivl om, at det har 'krydset afgrunden' til udbredt mainstream-brug. Det er et uundværligt værktøj i verifikationsarsenalet for langt de fleste af de bedste halvledervirksomheder.”
Stigende kompleksitet, både for avancerede node SoC'er såvel som heterogen samling i en pakke, kræver mere verifikation. "Verifikationsbehovet har en tendens til at udvide sig eksponentielt med designkompleksitet," sagde Hardee. "Nøgleeffekterne har været todelte. For det første, med IP-baseret hierarkisk verifikation, har opdel-og-hersk været en vigtig faktor i verifikationssucces - verificer grundigt IP-blokken eller subsystemet, kontroller derefter for korrekt integration, og intet gik i stykker på næste niveau. For IP-baseret verifikation er formel verifikation skaleret for at opnå formel signoff for mange, men ikke alle, typer IP. Statsplads kan stadig være et problem, på trods af store fremskridt med hensyn til formel skalerbarhed. For eksempel forbliver komplekse serielle protokoller udfordrende for formel verifikation - den sekventielle dybde er ofte for høj. Nogle formelle teknikker kan skaleres til chip-niveau, men kun på nogle begrænsede måder - fuld formel signoff for store digitale SoC'er er fortsat for udfordrende."
Processorbaserede designs har altid været udfordrende, men de er særligt svære at verificere, når de bruger domænespecifikke arkitekturer. "Der er en enorm stigning i massivt programmerbare designs - multi-processor arkitekturer, der bruger mange homogene eller heterogene arrays af processorkerner afhængigt af den vertikale applikation," bemærkede han. "For applikationsprocessorer er Arm versus x86 ISA-kampen nu blevet blæst åben af RISC-V. GPU'er har eksisteret i lang tid, men mange andre typer matematiske co-processorer og acceleratorer er almindelige, især nu drevet af AI/ML-revolutionen. Alle designer deres egen variant af applikations- og matematikkerner, der er optimeret til deres kraft-, ydeevne- og områdebehov." Kadence refererer til dette fænomen som domænespecifikke arkitekturer (DSA).
Bekymringer om pålidelighed spreder sig også til selv ikke-kritiske enheder. "Hvert design kan have en formel verifikationsløsning, inklusive aritmetikdominerede designs," sagde Ashish Darbari, CEO for Axiomisere. "Aritmetikdomineret design nyder godt af avancerede løsninger fra de største udbydere af formelle verifikationsværktøjer, som alle har løsninger, der henvender sig til aritmetisk verifikation, især på floating point-siden. I den store sammenhæng er dette ikke nødvendigvis en stor mængde arbejde, men det er væsentligt og vigtigt nok til, at vi ikke ser den anden vej.”
Det har åbnet døren for, at det formelle kan bruges meget tidligere i flowet, hvor det kan bruges til at afhjælpe designrelaterede forsinkelser og på tværs af et bredere stykke af ingeniørsamfundet. Men det har også skabt talentmangel, fordi ikke alle er velbevandrede i at skrive påstande på tværs af en række forskellige applikationer.
"Alle med et fornuftigt navn i branchen inden for silicium, uanset om det er en GPU eller et processorfirma eller et stoffirma, bruger formelle," sagde Darbari. "Alle de giganter, der bygger hardware, bruger formelle. Og nogle af dem ønsker, at der skal gøres så meget formelt, men de har bare ikke talent nok.”
Adoptionsraterne varierer også. "Nogle er meget fortrolige med og komfortable med formel verifikation, forstår, hvad den kan, og udfordrer den," bemærkede Siemens' Giles. ”Andre er lidt mere tøvende, for det kan nogle gange føles som et videnskabeligt projekt, eller der kræves en pædagogisk indsats. Når en person, der ikke er bekendt med formelle førstehøringer, formel verifikation anbefales, er deres første tanke: 'Nu skal jeg have en ph.d. på mit personale. Vi skal have gang i vores projekt. Hvordan skal jeg nogensinde gøre det her?' Og det fører til forskellige grader af adoption.”
I nogle virksomheder er formelle kun blevet en af mange nødvendige færdigheder. Dette er et markant skift. I de tidlige dage af formel verifikation blev det antaget, at en lille gruppe ingeniører ville opnå færdigheder i at bruge værktøjerne.
"Vi indså, at designere, verifikationsingeniører, ingeniører fra alle samfundslag kan gøre brug af teknologien," sagde Synopsys' Safarpour. “Og det har været op til EDA-værktøjsudviklerne at gøre det mere intuitivt for den bruger. Vi har forskellige personligheder, forskellige hatte. Nu, hvis du er designer, har du muligvis brug for en lidt anden grænseflade. Du kommer til det fra en anden vinkel end dit formelle sorte bælte, og de klokker og fløjter, du leder efter, er helt anderledes. Som værktøjsudviklere har vi også lært af vores brugere, hvem der kan få mest muligt ud af værktøjerne. Også ud fra det aspekt er barren blevet sænket. I dag, når jeg får forespørgsler eller taler med kunder, er der lige så mange ikke-eksperter, der fremsætter anmodninger om forbedringer eller giver os feedback om værktøjet, end traditionelle formelle eksperter."
Emulering vs. formel vs. simulering
Andre troværdige i et verifikationsflow inkluderer simulering og emulering. Men for visse designs er alle verifikationsværktøjer muligvis ikke nødvendige.
"Der er nogle ting, der er velegnede til formel verifikation, som ikke er så velegnede til simulering, og omvendt," sagde Siemens' Giles. "Et godt eksempel på dette er forbindelseskontrol. At gennemgå processen med at simulere, at alle sammenkoblingerne, bit for bit, er korrekte, er en ret lang seriel proces. Hvis du kan gøre det udtømmende på én gang, så kan du tage disse simuleringscyklusser og bruge dem til den simulering, der er bedst. Så det er et produktivitetsspil. En anden ting, der er tydelig, efterhånden som industrien bevæger sig fra en globaliseringsmodel til en regionaliserings- eller nationaliseringsmodel - og vi er nødt til at replikere økosystemet med siliciumdesign, udvikling og produktion flere gange over hele verden - er, at der er mangel på arbejdskraft forudsagt stort set overalt i verden. Og dette har ikke noget at gøre med designkompleksitet. Det har at gøre med de geopolitiske og makroøkonomiske realiteter i verden. Dette skaber muligheder overalt. Og virkeligheden er, at for at få succes i det miljø, har vi brug for mere produktivitet ud af vores folk. Brug af formel eller effektiv verifikation, frigørelse af simuleringscyklusser til at gøre det, simulering gør bedst, er en kritisk del af udviklingen nu og i fremtiden. Så de to ting - produktivitetsstykket såvel som at svare på kravene til, hvad verden stiller til silicium i dag, og med hensyn til sikkerhed og forsikring, tillid og sikkerhed - det er grunde til, at jeg anser formel verifikation for at være absolut nødvendig for enhver udvikling."
I nogle tilfælde kræves der mere end én type værktøj. Darbari peger på et overlap baseret på dækningskrav, samt mulighederne for forskellige værktøjer fra forskellige leverandører. "Der er stadig variation," sagde han. "Debug er den mest interessante. Fejlretning er der, hvor jeg kan finde den grundlæggende årsag til fejl på kortest tid, og det er også et område, hvor vi brugte meget tid på at udløse ting."
Der er også et samspil mellem formel verifikation og simulering for at reducere simuleringscyklusser, med formel verifikation, der er dyrere for ingeniørteamet.
"Du kan aldrig lave nok simulering, så efterspørgslen er grænseløs," sagde Safarpour. "Alle vil gerne lave simulering, men de har ikke nok data til det. Simulerings- og formelle verifikationsteknologier er dog ret komplementære i naturen, og det ser vi på flere områder. I dækning kan man med simulering meget nemt komme op på 80 %, 85 %, måske 90 % dækning, og så sker det, at man hurtigt kommer til et plateau i kurven. Så er der de andre 5 %. Afhængigt af, hvad kriterierne er for at foretage afmelding, er der yderligere 5 % eller deromkring, og der er så meget randomisering, du kan gøre, at vi stadig ikke kan nå dem. De 5 % er tilfældigvis det søde sted for formelle, fordi chancerne er, at 5 % enten er ting, der er svære at ramme, som f.eks. hjørnesager, som formelle er gode til, eller også er de død kode, hvilket betyder, at uanset hvor meget simulering du gør du kan ikke ramme den. Dette efterlader dig med et spørgsmålstegn, og så ville en eller anden ingeniør være nødt til at træde ind for at gennemgå den kode og sige: 'Jeg tror, det er ikke tilgængeligt.' Så det er en manuel indgriben. Måden vi gør det på er, at vores simulering og formelle værktøjer arbejder ud fra den samme database og hjælper hinanden."
Det samme scenarie gør sig gældende for funktionelle sikkerhedsapplikationer. "Du kan dække så meget, du kan, for funktionel sikkerhed og fejltolerance, og derefter træde formelle ind. Det er den samme historie med sikkerhed, og denne tilgang bliver ved med at afspille sig på forskellige domæner. Få de nemme ting gjort med simulering, kom til det plateau, og få derefter formelt at gøre den sidste mile,” forklarede Safarpour.
Domænespecifikke arkitekturer tilføjer deres egne unikke problemer. "I modsætning til ikke-programmerbare ASIC'er er DSA'er anderledes, fordi du ikke kan forudsige de utallige måder, en programmør vil bruge processoren på," sagde Cadence's Hardee. »Enhver eventualitet skal dækkes, også det helt uforudsete. Formel er den eneste måde. Processorteknologiske ledere som Arm og Intel ved dette og har længe investeret i formel verifikation. Hver virksomhed, der laver deres egen RISC-V-implementering, skal gøre det samme. Og væksten i matematiske co-processorer og AI/ML-motorer driver nyere formelle teknikker som C/C++ til RTL sekventiel ækvivalenskontrol."
Formelles grænser
Som alle EDA-værktøjer har formelle dog nogle begrænsninger. "Formel har ry for at være noget, der bedre kan køre på et modul eller en blok end en fuld SoC," bemærkede Siemens' Giles. "Formel har udfordringer, når det kommer til lange, sekventielle problemer. Et godt eksempel på dette ville være, at det er udfordrende at bruge formel til at verificere multiplikations- eller divideringsfunktioner i en flydende kommaenhed. Den bedste fremgangsmåde er at lade formelle gøre det, formelle gør bedst, og lade simulering gøre det, som simulering gør bedst. Hvis du tager et flydende komma-design, kan du verificere alt, men multiplikations- og divideringsfunktionaliteten udføres bedst med simulering, så du er meget mere effektiv i din brug af simuleringsfunktionerne, og du verificerer de ting, der skal gjort der. Så behøver du ikke lave en fuld flydende komma-enhed gennem simulering.”
Som med alle værktøjer er det også et område, hvor der arbejdes meget på at overvinde disse begrænsninger, både gennem abstraktioner og ny forskning. "Foreløbig giver det besked om, at der er nogle ting, som formelle gør godt, og nogle, som simulering gør godt," sagde Giles. "Jeg ville aldrig se et scenarie, hvor formel fuldstændig eliminerer simulering. Ligesom i årevis har jeg altid ønsket at stoppe med at lave simulering på gateniveau, men det lykkedes aldrig. Det vil vi også se med formel og simulering.”
Formelle verifikationsmetoder kan være udtømmende og grundige, men bør de være et krav over hele linjen?
Allerede før 2014-opkøbet af Cadence var Jasper banebrydende for bredere udbredelse gennem introduktionen af formelle apps – ved hjælp af modelkontrol, ofte med automatisk genererede påstande, for at løse almindelige verifikationsproblemer på en mere tilgængelig måde, hvilket krævede et meget lavere niveau af formel ekspertise, sagde Hardee.
Yderligere, "Forbindelse er et godt eksempel og en af de nemmeste at adoptere - generer påstande fra et forbindelseskort i et regneark eller IP-XACT form. Det samme kan gøres med simulering, men det er kedeligt. Denne formelle metode skalerer let til chip-niveau, da det meste af den underliggende blokfunktionalitet kan abstraheres. I nogle tilfælde kan disse apps aflaste simuleringsarbejdsbelastninger, og værdien ligger i at finde hjørne-case-fejl, da den tilfældige værktøjsgenererede inputstimulus er mere udtømmende end simuleringstestbænke normalt er. Selvom disse apps er nyttige til at få verifikationsingeniører i gang med formelle, måske fungerende som en 'gateway', er de toppen af isbjerget med hensyn til brug. I øjeblikket finder vi hovedparten af isbjerget, inklusive størstedelen af regressionsanvendelsen af formel verifikation, i at verificere de processorbaserede DSA-designs med formel ejendomsverifikation og sekventiel ækvivalenskontrol, både RTL-til-RTL og C/ C++ til RTL,” tilføjede han. “Så meget som jeg gerne vil stille en formel verifikation som et krav over hele linjen, er der stadig eksempler, hvor det er nødvendigt, og andre eksempler, hvor simulering stadig gør et bedre stykke arbejde. Men vi ser, at designtyperne, hvor formel verifikation er nødvendig, vokser meget hurtigere."
Med hensyn til hvordan alt dette udvikler sig, ser EDA-økosystemet ud til at være på nippet til at identificere, hvordan formel verifikation kan bruges ud over traditionelle applikationer.
"Der er et sæt applikationer, som er ret almindelige for enhver leverandør, der sælger bundtede formelle applikationer til specifikke slutanvendelser," konkluderede Giles. "Udfordringerne og mulighederne fra både tekniske og forretningsmæssige perspektiver inkluderer at bruge formelle på måder, der kan udføre den verifikation, som ikke har været mulig før, såsom trojanske heste-detektion i hardware. Især i denne verden af open source-hardware er det meget rart at kunne bevise, at der ikke er noget i det design, som ikke skulle være i det design. Det er typisk ikke et verifikationsproblem, der løses ved simulering, fordi simulering generelt antager, at du ved, hvad du leder efter, og du prøver bare at sikre, at den gør det. Med trojanske heste-detektion leder du nu efter ting, der effektivt er ude af det kendte tilstandsrum. Det er noget, der lover enormt meget.”
Beslægtet læsning
RISC-V Micro-Architectural Verification
At verificere en processor er meget mere end at sikre, at instruktionerne virker, men industrien bygger ud fra en begrænset videnbase og få dedikerede værktøjer.
Nye koncepter, der kræves til sikkerhedsbekræftelse
Hvorfor det er så svært at sikre, at hardware fungerer korrekt og er i stand til at opdage sårbarheder, der kan dukke op i marken.
- SEO Powered Content & PR Distribution. Bliv forstærket i dag.
- PlatoData.Network Vertical Generative Ai. Styrk dig selv. Adgang her.
- PlatoAiStream. Web3 intelligens. Viden forstærket. Adgang her.
- PlatoESG. Kulstof, CleanTech, Energi, Miljø, Solenergi, Affaldshåndtering. Adgang her.
- PlatoHealth. Bioteknologiske og kliniske forsøgs intelligens. Adgang her.
- Kilde: https://semiengineering.com/formal-verifications-usefulness-widens/
- :har
- :er
- :ikke
- :hvor
- $OP
- 2014
- a
- I stand
- Om
- absolutte
- absolut
- abstraheret
- acceleratorer
- acceptabel
- tilgængelig
- Ifølge
- Konto
- opnå
- erhvervelse
- tværs
- handler
- Handling
- tilføje
- tilføjet
- vedtage
- Vedtagelse
- fremskreden
- siden
- AI / ML
- Alle
- sammen
- også
- altid
- am
- beløb
- an
- analyse
- ,
- En anden
- besvarelse
- enhver
- længere
- noget
- kommer til syne
- Anvendelse
- applikationer
- tilgang
- apps
- arkitekturer
- ER
- OMRÅDE
- områder
- ARM
- omkring
- AS
- Asics
- udseende
- aspekter
- Assembly
- Vurdering
- antaget
- sikkerhed
- At
- Bar
- bund
- baseret
- Battle
- BE
- fordi
- bliver
- blive
- været
- før
- være
- klokker
- gavn
- BEDSTE
- Bedre
- mellem
- Beyond
- Big
- Bit
- Sort
- sort bælte
- Bloker
- board
- både
- Grænseløs
- bredere
- Broke
- Broken
- Bug
- bugs
- Bygning
- bundtet
- virksomhed
- men
- by
- kadence
- CAN
- Kan få
- kapaciteter
- stand
- tilfælde
- catering
- Årsag
- Direktør
- vis
- Certificering
- attestere
- udfordre
- udfordringer
- udfordrende
- odds
- lave om
- kontrollere
- kontrol
- chip
- Chips
- Chris
- klar
- ur
- kode
- kommer
- behagelig
- kommer
- Fælles
- samfund
- Virksomheder
- selskab
- komplementære
- fuldstændig
- komplekse
- kompleksitet
- komponenter
- Compute
- begreber
- Bekymring
- indgået
- Connectivity
- Overvej
- betragtes
- konstant
- sammenhæng
- kontrast
- kontrol
- Corner
- korrigere
- korrekt
- Korruption
- kostbar
- kunne
- kursus
- dæksel
- dækning
- dækket
- oprettet
- Oprettelse af
- kriterier
- kritisk
- For øjeblikket
- skøger
- cusp
- Kunder
- cyberangreb
- cykler
- data
- Database
- Dage
- døde
- årti
- dedikeret
- forsinkelser
- leveret
- levering
- Efterspørgsel
- krævende
- krav
- Afhængigt
- indsat
- dybde
- Design
- Designer
- designere
- designe
- designs
- Trods
- Detektion
- udviklere
- Udvikling
- enhed
- Enheder
- forskellige
- forskelligt
- svært
- digital
- Direktør
- opdele
- do
- gør
- Er ikke
- gør
- Domæner
- færdig
- Dont
- Ved
- tvivler
- drevet
- driver
- kørsel
- hver
- tidligere
- Tidligt
- nemmeste
- nemt
- let
- økosystem
- uddannelsesmæssige
- Effektiv
- effektivt
- effekter
- effektiv
- indsats
- enten
- eliminerer
- omfavnede
- emulering
- ende
- ingeniør
- Engineering
- Ingeniører
- Motorer
- forbedringer
- nok
- sikre
- Hele
- Miljø
- ækvivalens
- især
- væsentlig
- Ether (ETH)
- Endog
- NOGENSINDE
- stadigt stigende
- Hver
- alle
- alle
- alles
- at alt
- overalt
- udvikler
- eksempel
- eksempler
- omfattende
- Udvid
- ekspertise
- eksperter
- forklarede
- eksplosion
- eksponentielt
- stof
- faktor
- Manglende
- retfærdigt
- bekendt
- hurtigere
- Funktionalitet
- tilbagemeldinger
- føler sig
- få
- færre
- felt
- File (Felt)
- finde
- Fornavn
- fem
- flydende
- flow
- fokuserede
- Til
- formular
- formel
- fra
- fuld
- funktion
- funktionel
- funktionalitet
- funktioner
- fremtiden
- Gevinst
- huller
- Generelt
- generelt
- generere
- genererer
- geopolitiske
- få
- får
- giganter
- Give
- globalisering
- Go
- gå
- godt
- fik
- GPU
- GPU'er
- stor
- gruppe
- Dyrkning
- Vokser
- Vækst
- sker
- Hård Ost
- Hardware
- Have
- have
- he
- hoved
- hjælpe
- tøvende
- hierarkisk
- Høj
- Hit
- hest
- Hvordan
- Men
- HTTPS
- kæmpe
- menneskelig
- i
- identificere
- identificere
- if
- KIMOs Succeshistorier
- implementering
- vigtigt
- in
- omfatter
- Herunder
- Forøg
- industrien
- indgang
- anvisninger
- integration
- Intel
- hensigt
- interaktioner
- interessant
- grænseflade
- indgriben
- ind
- Introduktion
- intuitiv
- investeret
- investering
- involverer
- IP
- spørgsmål
- spørgsmål
- IT
- Varer
- ITS
- Job
- jpg
- lige
- bare en
- holde
- Nøgle
- slags
- Kend
- viden
- kendt
- arbejdskraft
- stor
- større
- største
- Efternavn
- sidste mile
- ledere
- Leads
- lærte
- lad
- Niveau
- Livet
- livscyklusser
- ligesom
- begrænsninger
- Limited
- Line (linje)
- lineær
- lidt
- Lives
- Lang
- lang tid
- længere
- Se
- leder
- Lot
- Lav
- lavere
- sænket
- Mainstream
- større
- Flertal
- lave
- Making
- ledelse
- manuel
- mange
- kort
- markere
- Marked
- matematik
- Matter
- Kan..
- kan være
- betyder
- besked
- metode
- Metode
- metoder
- mile
- Mobil
- model
- modul
- mere
- mere effektiv
- mest
- for det meste
- bevæger sig
- meget
- flere
- skal
- my
- utal
- navn
- Natur
- nødvendigvis
- nødvendig
- Behov
- behov
- aldrig
- Ny
- nyere
- næste
- rart
- ingen
- ikke-eksperter
- bemærkede
- intet
- nu
- nummer
- of
- off
- tit
- on
- ONE
- kun
- åbent
- open source
- åbnet
- Muligheder
- optimering
- optimeret
- or
- ordrer
- Andet
- vores
- ud
- i løbet af
- Overvind
- egen
- pakke
- del
- især
- forbi
- Mennesker
- per
- udføre
- ydeevne
- perspektiver
- phd
- fænomenal
- fænomen
- stykke
- banebrydende
- Steder
- fly
- planlægning
- plato
- Platon Data Intelligence
- PlatoData
- Leg
- spiller
- Punkt
- punkter
- mulig
- magt
- forudsige
- forudsagde
- tilstedeværelse
- smuk
- Problem
- problemer
- behandle
- Processor
- processorer
- Produkt
- produktstyring
- produktion
- produktivitet
- programmør
- projekt
- fremtrædende
- fremtrædende
- løfte
- korrekt
- egenskaber
- ejendom
- protokoller
- Bevise
- udbydere
- Sætte
- forespørgsler
- spørgsmål
- Spørgsmål
- hurtigt
- helt
- F & U
- tilfældig
- Sats
- priser
- ægte
- reel værdi
- realiteter
- Reality
- gik op for
- grund
- rimelige
- årsager
- genkende
- anbefales
- reducere
- refererer
- regression
- pålidelighed
- forblive
- resterne
- omdømme
- anmodninger
- påkrævet
- krav
- Krav
- Kræver
- forskning
- gennemgå
- revolution
- rod
- Kør
- s
- sikker
- Sikkerhed
- Said
- samme
- siger
- siger
- Skalerbarhed
- Scale
- skaleret
- skalaer
- scenarie
- Ordningen
- Videnskab
- Sean
- Anden
- sikker
- sikkerhed
- se
- se
- set
- Salg
- halvleder
- seriel
- sæt
- skifte
- mangel
- mangel
- korteste
- bør
- Vis
- side
- signifikant
- betydeligt
- Silicon
- Tilsvarende
- ganske enkelt
- simulation
- siden
- SIX
- færdigheder
- lidt anderledes
- lille
- So
- løsninger
- Løsninger
- SOLVE
- løst
- nogle
- Nogen
- noget
- sommetider
- Kilde
- Space
- specifikke
- brugt
- Spot
- Spredning
- regneark
- Personale
- trofaste
- påbegyndt
- Tilstand
- Trin
- Steps
- Stadig
- stimulus
- Stands
- Story
- fremskridt
- lykkes
- succes
- sådan
- suite
- formodes
- sikker
- sød
- systemet
- Systemer
- Tag
- Talent
- Tal
- taler
- hold
- hold
- Teknisk
- teknikker
- Teknologier
- Teknologier
- kedelig
- fortælle
- tendens
- vilkår
- prøve
- end
- at
- Fremtiden
- The Source
- verdenen
- deres
- Them
- derefter
- Der.
- Disse
- de
- ting
- ting
- tror
- denne
- grundigt
- dem
- tænkte
- Gennem
- hele
- tid
- gange
- tip
- til
- i dag
- tolerance
- også
- værktøj
- værktøjer
- top
- mod
- spore
- Sporing
- traditionelle
- enorm
- Trojan
- trojansk hest
- Stol
- troværdig
- forsøger
- TUR
- to
- typen
- typer
- typisk
- under
- underliggende
- forstå
- undervejs
- uforudset
- enestående
- enhed
- medmindre
- us
- Brug
- brug
- anvendte
- nyttigt
- Bruger
- brugere
- bruger
- ved brug af
- sædvanligvis
- udnytte
- udnyttet
- værdi
- Variant
- række
- variere
- Varierende
- Vast
- sælger
- leverandører
- Verifikation
- verificere
- verificere
- Versed
- versus
- lodret
- meget
- vice
- bind
- vs
- Sårbarheder
- gåture
- ønsker
- ønskede
- ønsker
- var
- Vej..
- måder
- we
- GODT
- var
- Hvad
- uanset
- hvornår
- hvorvidt
- som
- mens
- WHO
- hvorfor
- bredere
- udbredt
- vilje
- med
- inden for
- uden
- Arbejde
- virker
- world
- bekymre sig
- ville
- skrivning
- år
- dig
- Din
- zephyrnet