Глобальний ринок передової упаковки для напівпровідників 2024-2035

Глобальний ринок передової упаковки для напівпровідників 2024-2035

Мітка часу: 9 січня 2024 р. 12:01
Вихідний вузол: 3061472

  • Опубліковано: січень 2024 р.
  • Сторінки: 330
  • Столи: 22
  • Цифри: 25
  • серія: електроніка 

Глобальне виробництво напівпровідників швидко розвивається, а сучасне пакування стає критично важливим компонентом виробництва та дизайну. Це впливає на потужність, продуктивність і вартість на макрорівні та на базову функціональність усіх чіпів на мікрорівні. Удосконалена упаковка дозволяє створювати швидші економічно ефективні системи шляхом інтеграції різних чіпів, техніка, яка стає все більш важливою з огляду на фізичні обмеження традиційної мініатюризації чіпів. Це змінює галузь, дозволяючи інтегрувати різноманітні типи мікросхем і підвищити швидкість обробки.

Уряд США визнає важливість сучасної упаковки та запровадив національну програму виробництва передової упаковки вартістю 3 мільярди доларів США, спрямовану на створення потужних пакувальних потужностей до кінця десятиліття. Акцент на пакуванні доповнює існуючі зусилля в рамках Закону про CHIPS і науку, підкреслюючи взаємозв’язок виробництва чіпів і пакування.

Глобальний ринок передових технологій упаковки напівпровідників 2024-2035 надає всебічний аналіз глобального ринку передових технологій упаковки напівпровідників у 2020-2035 роках. Він охоплює підходи до упаковки, як-от упаковка на рівні пластин, інтеграція 2.5D/3D, чіплети, роз’єми та фліп-чіпи, аналізуючи ринкову вартість у мільярдах доларів США за типом, регіоном і кінцевим застосуванням.

Проаналізовані тенденції включають гетерогенну інтеграцію, з’єднання, теплові рішення, мініатюризацію, зрілість ланцюга постачання, моделювання/аналітику даних. Серед провідних профільних компаній – TSMC, Samsung, Intel, JCET, Amkor. Охоплені програми включають AI, мобільну, автомобільну, аерокосмічну, IoT, комунікації (5G/6G), високопродуктивні обчислення, медицину та побутову електроніку.

До досліджуваних регіональних ринків належать Північна Америка, Азіатсько-Тихоокеанський регіон, Європа, Китай, Японія та півострів. У звіті також оцінюються драйвери, такі як ML/AI, центри обробки даних, EV/ADAS; такі проблеми, як вартість, складність, надійність; нові підходи, такі як система в упаковці, монолітні тривимірні мікросхеми, передові підкладки, нові матеріали. Загальний поглиблений порівняльний аналіз можливостей індустрії упаковки напівпровідників, що розвивається.

Зміст звіту включає: 

  • Розмір ринку та прогнози
  • Ключові технологічні тренди
  • Драйвери зростання та виклики
  • Конкурентний аналіз ландшафту
  • Прогноз майбутніх тенденцій упаковки
  • Поглиблений аналіз вафельної упаковки (WLP)
  • Система в пакеті (SiP) і гетерогенна інтеграція
  • Огляд монолітних тривимірних мікросхем
  • Розширені додатки для упаковки напівпровідників на ключових ринках: AI, мобільний, автомобільний, аерокосмічний, IoT, зв’язок, HPC, медицина, побутова електроніка
  • Розбивка регіонального ринку
  • Оцінка ключових викликів галузі: складність, витрати, зрілість ланцюга поставок, стандарти
  • Профілі компаній: Стратегії та технології 90 ключових гравців. Серед профільних компаній – 3DSEMI, Amkor, Chipbond, ChipMOS, Intel Corporation, Leader-Tech Semiconductor, Powertech, Samsung Electronics, Silicon Box, SJ Semiconductor Corp., SK hynix, SPIL, Tongfu, Taiwan Semiconductor Manufacturing Company (TSMC) і Yuehai Integrated. 

1 МЕТОДОЛОГІЯ ДОСЛІДЖЕННЯ 14

2 РЕЗЮМЕ 15

  • 2.1 Огляд технології упаковки напівпровідників 16
    • 2.1.1 Традиційні підходи до пакування 19
    • 2.1.2 Розширені підходи до пакування 20
  • 2.2 Ланцюг постачання напівпровідників 22
  • 2.3 Основні технологічні тенденції в передовій упаковці 22
  • 2.4 Розмір ринку та прогнози зростання (мільярди доларів США) 24
    • 2.4.1 За типом упаковки 24
    • 2.4.2      За ринком           26
    • 2.4.3 За регіоном 28
  • 2.5 Фактори зростання ринку 30
  • 2.6 Конкурентний ландшафт 32
  • 2.7 Виклики ринку 34
  • 2.8          Останні ринкові новини та інвестиції    36
  • 2.9 Прогноз на майбутнє 38
    • 2.9.1 Гетерогенна інтеграція 39
    • 2.9.2 Дезагрегація мікросхем і матриці 41
    • 2.9.3 Advanced Interconnects 43
    • 2.9.4 Масштабування та мініатюризація 45
    • 2.9.5 Керування температурою 47
    • 2.9.6 Інноваційні матеріали 48
    • 2.9.7 Розвиток ланцюга постачання 50
    • 2.9.8 Роль моделювання та аналізу даних 52

3 ТЕХНОЛОГІЇ УПАКОВКИ НАПІВПРОВІДНИКІВ 58

  • 3.1 Масштабування транзисторного пристрою 58
    • 3.1.1 Огляд 58
  • 3.2 Упаковка вафельного рівня 61
  • 3.3 Упаковка на вафельному рівні 62
  • 3.4 Чіплети 64
  • 3.5 З’єднання в корпусі напівпровідників 67
    • 3.5.1 Огляд 67
    • 3.5.2 З’єднання проводів 67
    • 3.5.3 З’єднання фліп-чіп 69
    • 3.5.4 Наскрізне з’єднання через кремній (TSV) 72
    • 3.5.5 Гібридне з’єднання з мікросхемами 73
  • 3.6 Упаковка 2.5D і 3D 75
    • 3.6.1 2.5D упаковка 75
      • 3.6.1.1 Огляд 76
        • 3.6.1.1.1 Пакування 2.5D проти 3D 76
      • 3.6.1.2 Переваги 77
      • 3.6.1.3 Завдання 79
      • 3.6.1.4   Тенденції  80
      • 3.6.1.5 Учасники ринку 81
      • 3.6.1.6 2.5D Органічна упаковка 83
      • 3.6.1.7 2.5D упаковка на основі скла 84
    • 3.6.2 3D упаковка 88
      • 3.6.2.1 Переваги 89
      • 3.6.2.2 Завдання 92
      • 3.6.2.3   Тенденції  94
      • 3.6.2.4 Вбудовані Si мости 96
      • 3.6.2.5 Проміжний елемент Si 97
      • 3.6.2.6 3D Hybrid bonding 98
      • 3.6.2.7 Учасники ринку 98
  • 3.7 Упаковка Flip Chip 102
  • 3.8 Упаковка вбудованих матриць 104
  • 3.9 Тенденції в розширеному пакуванні 106
  • 3.10 Дорожня карта упаковки 108

4 ВАФЕЛЬНА УПАКОВКА 111

  • 4.1 Вступ 111
  • 4.2 Переваги 112
  • 4.3 Типи вафельної упаковки 113
    • 4.3.1 Упаковка вафельних пластин 114
      • 4.3.1.1 Огляд 114
      • 4.3.1.2 Переваги 114
      • 4.3.1.3 Програми 115
    • 4.3.2 Упаковка на вафельному рівні 117
      • 4.3.2.1 Огляд 117
      • 4.3.2.2 Переваги 117
      • 4.3.2.3 Програми 119
    • 4.3.3 Розсувна упаковка на рівні пластин 120
      • 4.3.3.1 Огляд 120
      • 4.3.3.2 Переваги 121
      • 4.3.3.3 Програми 122
    • 4.3.4 Інші типи WLP 123
  • 4.4 Виробничі процеси WLP 124
    • 4.4.1 Приготування вафель 124
    • 4.4.2 Створення RDL 125
    • 4.4.3 Натикання 126
    • 4.4.4 Інкапсуляція 127
    • 4.4.5 Інтеграція 128
    • 4.4.6 Перевірка та сингуляція 129
  • 4.5 Тенденції упаковки вафельного рівня 131
  • 4.6 Застосування вафельної упаковки 133
    • 4.6.1 Мобільна та побутова електроніка 133
    • 4.6.2 Автомобільна електроніка 134
    • 4.6.3 Інтернет речей і промисловість 135
    • 4.6.4 Високопродуктивні обчислення 136
    • 4.6.5 Аерокосмічна промисловість і оборона 137
  • 4.7 Упаковка вафельного рівня Outlook 138

5 СИСТЕМА В ПАКЕТІ ТА ГЕТЕРОГЕННА ІНТЕГРАЦІЯ 139

  • 5.1 Вступ 139
  • 5.2 Підходи до гетерогенної інтеграції 141
  • 5.3 Підходи до виробництва SiP 142
    • 5.3.1 Інтегровані інтерпозери 2.5D 143
    • 5.3.2 Багаточіпові модулі 145
    • 5.3.3 Пакунки 3D Stacked 146
    • 5.3.4 Упаковка на вафельному рівні 149
    • 5.3.5 Flip Chip Package-on-Package 150
  • 5.4 Інтеграція компонентів SiP 152
  • 5.5 Драйвери гетерогенної інтеграції 154
  • 5.6 Тенденції, що стимулюють впровадження SiP 155
  • 5.7 Програми SiP 156
  • 5.8 Ландшафт промисловості SiP 157
  • 5.9 Перспективи гетерогенної інтеграції 160

6 МОНОЛІТ 3D IC 162

  • 6.1 Огляд 162
  • 6.2 Переваги 164
  • 6.3 Виклики 165
  • 6.4 Прогноз на майбутнє 166

7 РИНКИ ТА ЗАСТОСУВАННЯ 168

  • 7.1 Ринковий ланцюжок вартості 168
  • 7.2 Тенденції упаковки за ринками 169
  • 7.3 Штучний інтелект (AI) 170
    • 7.3.1 Програми 171
    • 7.3.2 Упаковка 172
  • 7.4 Мобільні та портативні пристрої 172
    • 7.4.1 Програми 173
    • 7.4.2 Упаковка 173
  • 7.5 Високопродуктивні обчислення 175
    • 7.5.1 Програми 175
    • 7.5.2 Упаковка 176
  • 7.6 Автомобільна електроніка 179
    • 7.6.1 Програми 179
    • 7.6.2 Упаковка 179
  • 7.7 Пристрої Інтернету речей (IoT) 180
    • 7.7.1 Програми 181
    • 7.7.2 Упаковка 181
  • 7.8 Інфраструктура зв’язку 5G і 6G 182
    • 7.8.1 Програми 182
    • 7.8.2 Упаковка 182
  • 7.9 Аерокосмічна та оборонна електроніка 185
    • 7.9.1 Програми 185
    • 7.9.2 Упаковка 187
  • 7.10 Медична електроніка 188
    • 7.10.1 Програми 188
    • 7.10.2 Упаковка 189
  • 7.11 Побутова електроніка 189
    • 7.11.1 Програми 189
    • 7.11.2 Упаковка 190
  • 7.12 Глобальний ринок (одиниці) 193
    • 7.12.1 За ринком 193
    • 7.12.2 Регіональні ринки 196
      • 7.12.2.1                Азіатсько-Тихоокеанський регіон          197
        • 7.12.2.1.1 Китай 198
        • 7.12.2.1.2 Тайвань 199
        • 7.12.2.1.3 Японія 200
        • 7.12.2.1.4 Південна Корея 201
      • 7.12.2.2 Північна Америка 202
        • 7.12.2.2.1 Сполучені Штати 203
        • 7.12.2.2.2 Канада 204
        • 7.12.2.2.3 Мексика 205
      • 7.12.2.3 Європа 206
        • 7.12.2.3.1 Німеччина 208
        • 7.12.2.3.2 Франція 209
        • 7.12.2.3.3 Великобританія 210
        • 7.12.2.3.4 Північні країни 211
      • 7.12.2.4 Решта світу 212

8 ГРАВЦІВ РИНКУ 215

  • 8.1 Виробники інтегрованих пристроїв 215
  • 8.2 Компанії зі складання та випробування напівпровідників (OSAT) 217
  • 8.3 Ливарні цехи 218
    • 8.3.1 Дорожні карти технології ливарного виробництва напівпровідників 218
  • 8.4 Виробники комплектного обладнання електроніки 220
  • 8.5 Компанії з пакувального обладнання та матеріалів 222

9 ВИКЛИКИ РИНКУ 225

  • 9.1 Технічна складність 225
  • 9.2 Зрілість ланцюга постачання 226
  • 9.3 Вартість 227
  • 9.4 Стандарти 228
  • 9.5 Гарантія надійності 229

10 ПРОФІЛІ КОМПАНІЇ 230 (90 профіль компанії)

11 ЛІТЕРАТУРА 317

Список таблиць

  • Таблиця 1. Основні технологічні тенденції в передовій упаковці. 23
  • Таблиця 2. Глобальний ринок упаковки передових напівпровідників 2020-2035 (млрд. дол. США), за типом. 24
  • Таблиця 3. Глобальний ринок упаковки передових напівпровідників 2020-2035 (млрд. дол. США), за ринками. 26
  • Таблиця 4. Глобальний ринок упаковки передових напівпровідників 2020-2035 (млрд. дол. США), за регіонами. 28
  • Таблиця 5. Фактори зростання ринку передових упаковок для напівпровідників. 30
  • Таблиця 6. Проблеми, з якими стикається впровадження вдосконаленої упаковки. 34
  • Таблиця 7. Останні новини та інвестиції на ринку упаковки передових напівпровідників. 36
  • Таблиця 8. Проблеми масштабування транзисторів. 60
  • Таблиця 9. Специфікації методів з'єднання. 67
  • Таблиця 10. Упаковка 2.5D проти 3D. 76
  • Таблиця 11. Проблеми 2.5D упаковки. 79
  • Таблиця 12. Гравці ринку 2.5D упаковки. 81
  • Таблиця 13. Переваги та недоліки 3D упаковки. 88
  • Таблиця 14. Тенденції вдосконаленого пакування. 106
  • Таблиця 15. Основні тенденції формування вафельної упаковки. 131
  • Таблиця 16. Ключові фактори, що спонукають до впровадження гетерогенної інтеграції через пакети SiP і багатокристалічні пакети. 154
  • Таблиця 17. Переваги монолітних 3D ІС. 164
  • Таблиця 18. Проблеми монолітних 3D ІС. 165
  • Таблиця 19. Ринковий ланцюжок вартості упаковки передових напівпровідників. 168
  • Таблиця 20. Ринки та застосування передової упаковки напівпровідників. 170
  • Таблиця 21. Удосконалена упаковка напівпровідників (шт.), 2020-2025 рр., за ринками. 193
  • Таблиця 22. Упаковка сучасних напівпровідників (шт.), 2020-2025 рр., за регіонами. 195

Список фігур

  • Рисунок 1. Хронологія різних технологій пакування. 19
  • Рисунок 2. Дорожня карта розвитку напівпровідникової упаковки. 20
  • Рисунок 3. Ланцюг постачання напівпровідників. 22
  • Рисунок 4. Глобальний ринок упаковки передових напівпровідників 2020-2035 (млрд. дол. США), за типом. 25
  • Рисунок 5. Глобальний ринок упаковки передових напівпровідників 2020-2035 (млрд. дол. США), за ринками. 26
  • Рисунок 6. Глобальний ринок упаковки передових напівпровідників 2020-2035 (млрд. дол. США), за регіонами. 28
  • Рисунок 7. Удосконалена упаковка напівпровідників (одиниць), 2020-2025 рр., за ринками. 56
  • Рисунок 8. Дорожня карта технології масштабування. 59
  • Малюнок 9. Упаковка мікросхеми (WLCSP) 61
  • Малюнок 10. Вбудований масив кулькової сітки на рівні пластин (eWLB). 62
  • Малюнок 11. Упаковка на рівні пластин (FOWLP). 63
  • Рисунок 12. Конструкція мікросхеми. 64
  • Малюнок 13. 2D упаковка чіпа. 75
  • Малюнок 14. 2.5D-інтегрована упаковка на кремнієвому інтерпозері. 79
  • Малюнок 15. Виготовлення RDL. 79
  • Малюнок 16. Напівпровідникова збірка з трьома матрицями, з’єднана дротом. 90
  • Рисунок 17. Дорожня карта 3D-інтеграції. 95
  • Рисунок 18. Прогнозовані терміни упаковки та з’єднань. 109
  • Рисунок 19. Типова структура WLCSP. 114
  • Малюнок 20. Типова структура FOWLP, 117
  • Малюнок 21. Інтеграція мікросхем 2.5D. 143
  • Рисунок 22. Удосконалена упаковка напівпровідників (одиниць), 2020-2025 рр., за ринками. 194
  • Рисунок 23. Удосконалена упаковка напівпровідників (одиниць), 2020-2025, за регіонами. 196
  • Малюнок 24. Пакет 2.5D Molded Interposer on Substrate (MIoS). 291
  • Малюнок 25. 12-шаровий HBM3. 297

Способи оплати: Visa, Mastercard, American Express, Paypal, Банківський переказ. 

Для покупки за інвойсом (банківським переказом) звертайтесь info@futuremarketsinc.com або виберіть банківський переказ (рахунок-фактура) як спосіб оплати під час оформлення замовлення.

Часова мітка:

Більше від Nanotech Mag

випуск 76

Кластер джерел:
Вихідний вузол: 1985694
Часова мітка: Березень 1, 2023