Webinar: Enhance Productivity With Machine Learning In The Analog Front-End Design Flow

เผยแพร่ซ้ำโดยเพลโต

ผู้ติดตาม: 0

นักออกแบบวงจรรวมแบบอะนาล็อกสามารถใช้เวลาและความพยายามมากเกินไปในการนำวิธีการวนซ้ำแบบเดิมที่คุ้นเคยและเป็นแบบแมนนวลกลับมาใช้ใหม่ในการออกแบบวงจร เพียงเพราะนั่นคือวิธีที่มันทำกันมาตลอด การปรับวงจรให้เหมาะสมเป็นแนวทาง EDA ที่สามารถปรับขนาดทรานซิสเตอร์ทั้งหมดในเซลล์ได้โดยอัตโนมัติ โดยการเรียกใช้การจำลอง SPICE ในมุม PVT และรูปแบบกระบวนการต่างๆ เพื่อตอบสนองข้อกำหนดการออกแบบสัญญาณอะนาล็อกและสัญญาณผสม ฟังดูมีแนวโน้มใช่ไหม?

ฉันควรพิจารณาใช้เครื่องมือเพิ่มประสิทธิภาพวงจรใด

เพื่อตอบคำถามนั้น จะมีการสัมมนาผ่านเว็บที่กำลังจะเกิดขึ้น ซึ่งจัดโดย มุนเอดาบริษัท EDA เริ่มต้นในปี 2001 และทั้งหมดนี้ล้วนเป็นชื่อเครื่องมือเพิ่มประสิทธิภาพวงจรของบริษัท วิคเคดี. อินพุตเป็นรายการสุทธิของ SPICE พร้อมด้วยข้อกำหนดการออกแบบ เช่น อัตราขยาย แบนด์วิดท์ และการใช้พลังงาน เอาต์พุตเป็นรายการขนาดสุทธิที่ตรงตามหรือเกินกว่าข้อกำหนดการออกแบบ

สูตรลับของ WiCkeD คือการสร้างโมเดล Machine Learning (ML) เพื่อรัน Design Of Experiments (DOE) เพื่อคำนวณมุม PVT ที่แย่ที่สุด ค้นหาความไวของเรขาคณิตของทรานซิสเตอร์ และแม้แต่คำนวณ On Chip Variation (OCV) ) ความไว วิธีการนี้จะสร้างและอัปเดตโมเดล ML มิติสูงที่ไม่ใช่เชิงเส้นจากข้อมูลจำลอง

การมีโมเดล ML ช่วยให้เครื่องมือสามารถแก้ปัญหาความท้าทายในการเพิ่มประสิทธิภาพ จากนั้นทำการตรวจสอบขั้นสุดท้ายด้วยการรันการจำลอง SPICE มีการวนซ้ำอัตโนมัติจนกว่าจะเป็นไปตามข้อกำหนดทั้งหมด ตอนนี้ฟังดูเร็วกว่าวิธีการวนซ้ำแบบแมนนวลแบบเก่ามาก การฝึกโมเดล ML นั้นเป็นไปโดยอัตโนมัติและค่อนข้างมีประสิทธิภาพ

นักออกแบบวงจรจะได้เรียนรู้:

จะใช้การเพิ่มประสิทธิภาพวงจรได้ที่ไหน
วงจรประเภทใดที่เหมาะกับการปรับให้เหมาะสม
การปรับวงจรให้เหมาะสมที่สุดจะส่งผลต่อโฟลว์การออกแบบมากน้อยเพียงใด

วิศวกรที่ STMicroelectronics ได้ใช้การเพิ่มประสิทธิภาพวงจรใน WiCkeD และ MunEDA พูดถึงผลลัพธ์เฉพาะของพวกเขาในการประหยัดเวลาและการปรับปรุงข้อกำหนดในการตอบสนอง บริษัทเพาเวอร์แอมป์ Inplay Technologies แสดงผลการปรับวงจรให้เหมาะสมจากการประชุม DAC 2018