การเข้ารหัสข้อมูลประจำตัวและข้อมูลสำหรับ PCIe และ CXL Security

ความเป็นส่วนตัวและความปลอดภัยเป็นปัญหาเสมอเมื่อพูดถึงการประมวลผล ในทศวรรษที่ผ่านมาสำหรับคนส่วนใหญ่ สิ่งนี้หมายถึงการปกป้องรหัสผ่านและล็อคคอมพิวเตอร์ของคุณ อย่างไรก็ตาม ทุกวันนี้ ผู้ใช้จำนวนมากขึ้นเรื่อยๆ จัดเก็บข้อมูลที่ละเอียดอ่อนไว้ในระบบคลาวด์ ซึ่งจำเป็นต้องได้รับการปกป้องเมื่อไม่ได้ใช้งานและขณะเคลื่อนที่ ในการสัมมนาผ่านเว็บ Synopsys Dana Neustadter ผู้จัดการฝ่ายการตลาดอาวุโสสำหรับ Security IP อ้างอิงตัวเลขจาก Skyhigh Networks ที่แสดงไฟล์ที่อัปโหลดไปยังบริการแชร์ไฟล์มากถึง 21% มีข้อมูลที่ละเอียดอ่อน เช่น ข้อมูลทางการแพทย์ การเงิน หรือข้อมูลส่วนบุคคล

แม้ว่าเราทุกคนจะรู้สึกว่าศูนย์ข้อมูลและโครงสร้างพื้นฐานที่เกี่ยวข้องมีความปลอดภัย แต่หากคุณเคยดูวิดีโอของ “ผู้ทดสอบการเจาะข้อมูล” คุณจะเห็นว่าผู้ไม่ประสงค์ดีเข้าถึงเว็บไซต์บางแห่งได้ง่ายเพียงใด หากคุณต้องการดูวิดีโอเหล่านี้ ค้นหา "pen tester" ใน Youtube โชคดีที่อุตสาหกรรมกำลังตอบสนองต่อปัญหานี้โดยเพิ่มการรักษาความปลอดภัยให้กับข้อมูลจำเพาะ เช่น PCIe และ CXL (Computer eXpress Link) การเพิ่มเหล่านี้ไปไกลเพื่อให้เป็นไปตามข้อกำหนดของกฎหมายและข้อบังคับใหม่ ซึ่งกำลังสร้างข้อกำหนดสำหรับความปลอดภัยของระบบเมื่อมีข้อมูลที่ละเอียดอ่อน

การรักษาความปลอดภัยของข้อมูลใน PCIe และ CXL นั้นขึ้นอยู่กับความเหมาะสมของความปลอดภัยของชิปภายใน SOC สภาพแวดล้อมการดำเนินการที่เชื่อถือได้ควรมีความปลอดภัยในการเปิดเครื่อง รันไทม์ และปิดเครื่อง ผ่าน Hardware Security Module (HSM) กุญแจที่แท้จริงในการรักษาความปลอดภัย PCIe และ CXL คือการเพิ่มส่วนประกอบ Integrity and Data Encryption (IDE) ในการสัมมนาผ่านเว็บ Synopsys Dana ทำงานอย่างละเอียดถี่ถ้วนในการอธิบายฟังก์ชันและการทำงานของ IDE ร่วมกับการรับรองความถูกต้องและการจัดการคีย์ ข้อมูลจำเพาะ PCIe 5.0/6.0 และ CXL 2.0/3.0 เรียกร้องให้มีฟังก์ชันเพิ่มเติมนี้เพื่อเพิ่มความปลอดภัย

IDE มีวัตถุประสงค์เพื่ออยู่ภายใน PCIe Transaction Layer นี่เป็นแง่มุมที่สำคัญของการออกแบบ เนื่องจากในขณะที่การรักษาความปลอดภัยเพิ่มเติมเป็นข้อกำหนดที่จำเป็น แต่ก็ต้องมีผลกระทบน้อยที่สุดต่อเวลาแฝงและประสิทธิภาพ ในตอนนี้ ข้อมูลจำเพาะอนุญาตให้ใช้ IDE ในการจัดการสตรีม TLP โหมด FLIT จะรวมอยู่ในรุ่น PCIe 6.0 แพ็กเก็ตได้รับการปกป้องโดย AES-GCM ด้วยคีย์ 256 บิตและแท็ก MAC 96 บิต ตามหลักการแล้วการเพิ่ม IDE ควรเป็นแบบพลักแอนด์เพลย์ และนี่เป็นกรณีสำหรับ Synopsys PCIe IDE และ Controller IP องค์ประกอบที่สำคัญอีกประการหนึ่งคือการรับรอง FIPS 140-3 กำลังมีความสำคัญในอุตสาหกรรม และควรได้รับการสนับสนุนผ่านโหมดการทดสอบการรับรอง

การทำงานของ CXL และกระจกสนับสนุนของ PCIe Dana รวมโฟลว์สำหรับทั้ง PCIe และ CXL เมื่อรวม IDE แน่นอนว่า CXL มีความแตกต่างบางประการเนื่องจากโปรโตคอลสามประเภทที่รองรับ IP สำหรับ CXL IDE จำเป็นต้องรวมโหมดการกักเก็บและโหมดลื่นไถล และส่วนเพิ่มเติมสำหรับ PCRC เมื่อเรียกใช้ CXL.cache/mem ดาน่ายังกล่าวถึงรายละเอียดเกี่ยวกับการจัดการคีย์สำหรับสตรีมจำนวนมากที่สามารถใช้งานได้ในการออกแบบ

การสัมมนาผ่านเว็บนี้ครอบคลุมโดยกล่าวถึงความต้องการและข้อกำหนดสำหรับการรักษาความปลอดภัย PCIe และ CXL ในแอปพลิเคชันระบบคลาวด์ นอกจากนี้ยังเจาะลึกถึงส่วนประกอบ สถาปัตยกรรม และมาตรฐานที่เกี่ยวข้องซึ่งได้รับการสนับสนุนใน Synopsys DesignWare IP ใกล้ถึงจุดสิ้นสุดของการสัมมนาทางเว็บ Dana แสดงให้เห็นว่า SOCs ต่างๆ สำหรับ AI หรือเครือข่ายสามารถสร้างได้จาก IP ที่มีให้จาก Synopsys เป็นส่วนใหญ่ การสัมมนาผ่านเว็บสามารถเล่นซ้ำได้ที่ เว็บไซต์เรื่องย่อ.

แชร์โพสต์นี้ผ่าน: ที่มา: https://semiwiki.com/eda/306500-identity-and-data-encryption-for-pcie-and-cxl-security/