การลดความต้านทานหน้าสัมผัสในการพัฒนาทรานซิสเตอร์จากวัสดุ 2 มิติ

การลดความต้านทานหน้าสัมผัสในการพัฒนาทรานซิสเตอร์จากวัสดุ 2 มิติ

โหนดต้นทาง: 2008134

เอกสารทางเทคนิคฉบับใหม่ชื่อ “WS2 ทรานซิสเตอร์ที่มีอะตอมซัลเฟอร์ถูกแทนที่ด้วยอินเทอร์เฟซ: การศึกษาควอนตัม-การขนส่งหลักการแรก” ได้รับการตีพิมพ์โดยนักวิจัยจากมหาวิทยาลัยแห่งชาติ Yang Ming Chiao Tung

นามธรรม

“การลดความต้านทานการสัมผัสถือเป็นหนึ่งในความท้าทายที่สำคัญในการพัฒนาทรานซิสเตอร์โดยใช้วัสดุสองมิติ ในการศึกษานี้ เราทำการคำนวณการขนส่งควอนตัมหลักการแรกโดยการนำโลหะสัมผัสขอบที่ถูกแทนที่กำมะถันบางส่วน/WSX/WS ชนิดใหม่มาใช้2 เพื่อลดความสูงของแผงกั้น Schottky และลดความต้านทานการสัมผัส ในที่นี้ การแทนที่ซัลเฟอร์จะสร้างส่วนของ metamaterial WSX (X = P, As, F และ Cl) โดยใช้กลุ่ม V หรืออะตอมฮาโลเจนเพื่อทดแทนอะตอมซัลเฟอร์ที่ด้านหนึ่งของ WS2 ชั้นเดียว เรายังเปรียบเทียบผลกระทบของการแทนที่ซัลเฟอร์ดังกล่าวต่อการเคลือบโลหะและพันธะของส่วนต่อประสาน หน้าสัมผัสบัฟเฟอร์ WSX ดังกล่าวมีความต้านทานหน้าสัมผัสต่ำเพียง 142 และ 173 Ω·μm สำหรับ p-type Pt/WSP/WS2 และ Ti/WSCl/WS ชนิด n2 หน้าสัมผัสขอบตามลำดับ ยิ่งไปกว่านั้น พลศาสตร์ของโมเลกุลเริ่มต้นยังถูกนำมาใช้เพื่อสังเกตชั้นเดี่ยว WSX แบบสแตนด์อโลนที่เสถียรที่อุณหภูมิห้อง”

ค้นหาเทคนิคการเข้าถึงแบบเปิด กระดาษที่นี่. เผยแพร่เมื่อ มีนาคม 2023

จุง จิฮึง และอื่นๆ “ทรานซิสเตอร์ WS2 ที่มีอะตอมซัลเฟอร์ถูกแทนที่ด้วยอินเทอร์เฟซ: การศึกษาการขนส่งควอนตัมหลักการแรก” เอซีเอส โอเมก้า (2023) https://doi.org/10.1021/acsomega.2c08275.

ประทับเวลา:

เพิ่มเติมจาก กึ่งวิศวกรรม

ภัยคุกคามด้านความปลอดภัยต่อ FPGA หลายผู้เช่า: การโจมตีแบบ Undervolting จากระยะไกลที่เปิดใช้งานโทรจันที่ซ่อนอยู่ภายในการออกแบบของเหยื่อ 

โหนดต้นทาง: 3063365
ประทับเวลา: ม.ค. 15, 2024

การกำจัดข้อบกพร่องของ Die-Pop โดยการรีโฟลว์สุญญากาศสำหรับแม่พิมพ์บางเฉียบที่มีการบิดเบี้ยวในการประกอบบรรจุภัณฑ์เซมิคอนดักเตอร์

โหนดต้นทาง: 3069605
ประทับเวลา: ม.ค. 18, 2024