Основные моменты технологического симпозиума TSMC 2021 - Упаковка

На недавнем технологическом симпозиуме TSMC было сделано несколько объявлений об их передовых предложениях по упаковке.

Общие

3DТкань^TM

В прошлом году TSMC объединила свои предложения пакетов 2.5D и 3D в единый всеобъемлющий бренд - 3DТкань.

Технология упаковки 2.5D - CoWoS

Варианты упаковки 2.5D делятся на семейства CoWoS и InFO.

«Традиционный» чип-на-пластине-на-подложке с кремниевым промежуточным элементом для подключения слоя перераспределения кристаллов (RDL) отмечает 10-й год массового производства.

Опция CoWoS-R заменяет (дорогой) кремниевый переходник, охватывающий всю площадь 2.5D-кристалла, на органический переходник для подложек. Компромисс для CoWoS-R - менее агрессивный шаг линии для межкомпонентных соединений RDL - например, шаг 4 мкм на органике по сравнению с шагом субмкм для CoWoS-S.

Между вариантами переходника кремниевый –S и органический –R семейство TSMC CoWoS включает более новое дополнение, с «локальным» кремниевым мостом для (сверхмалой досягаемости) межсоединения между соседними краями кристалла. Эти кремниевые ленты заделаны в органическую подложку, обеспечивая как соединения USR высокой плотности (с малым шагом L / S), так и особенности соединения и распределения мощности (толстых) проводов и плоскостей на органической подложке.

Обратите внимание, что CoWoS обозначается как процесс сборки «последней микросхемы», когда кристалл прикрепляется к изготовленному переходнику.

• Технология упаковки 2.5D - InFO

InFO использует (одиночный или множественный) кристалл на носителе, который впоследствии заделывают в восстановленную пластину из формовочного компаунда. Затем на пластине изготавливаются межсоединение RDL и диэлектрические слои в соответствии с технологическим процессом «сначала чип». InFO с одним кристаллом обеспечивает вариант с большим количеством выступов с проводами RDL, выходящими наружу из области кристалла, то есть топологию «разветвления». Как показано ниже, варианты технологии InFO с несколькими кристаллами включают:

• • InFO-PoP: «упаковка на упаковке»
  • InFO-oS: «Сборка InFO на подложке»

• Технология 3D-упаковки - SoIC

Пакеты 3D связаны с платформой SoIC, в которой используются многослойные кристаллы с прямым соединением контактных площадок, как лицом к лицу, так и лицом к спине, что обозначается как чип SoIC на пластине. Кремниевые переходные отверстия (TSV) обеспечивают связь через кристалл в 3D-стеке.

Дорожная карта разработки SoIC проиллюстрирована ниже - в качестве примера конфигурации кристаллов N7-on-N7 будут квалифицированы в 4Q21.

Анонсы новых упаковочных технологий

На Симпозиуме этого года было сделано несколько ключевых объявлений.

• максимальный размер пакета и улучшения RDL

Потребность в большем количестве 2.5D кристаллов, интегрированных в единый корпус, приводит к необходимости изготовления RDL на большей площади, будь то переходник или восстановленная пластина. TSMC продолжает расширять «сшивание» межсоединений за пределы максимального размера сетки при однократном воздействии. Точно так же необходимы дополнительные слои RDL (с агрессивным шагом проволоки).

Дорожная карта для пакетов большего размера и уровней RDL включает:

• • CoWoS-S: прицельная сетка 3X (квалификация - YE'2021)
  • CoWoS-R: сетка 45X (3X в 2022 г.), 4 слоя RDL на органической подложке (W / S: 2 мкм / 2 мкм), при оценке надежности с использованием набора кристаллов SoC + 2 HBM2
  • CoWoS-L: испытательный автомобиль для оценки надежности при размере сетки в 1.5 раза, с 4 локальными перемычками между 1 SoC и 4 пакетами кристаллов HBM2
  • InFO_oS: сетка 5X (51 мм x 42 мм, в корпусе 110 мм x 110 мм), 5 слоев RDL (W / S: 2 мкм / 2 мкм), в настоящее время проводится оценка надежности

На рисунке ниже показана потенциальная конфигурация InFO_oS с логическим кристаллом, окруженным микросхемами ввода-вывода SerDes, для поддержки высокоскоростного сетевого коммутатора с высоким основанием.

• • InFO_B (внизу)

Конфигурация InFO_PoP, показанная выше, изображает сборку InFO с прикрепленным сверху модулем DRAM с переходными отверстиями между DRAM и уровнями межсоединений RDL.

TSMC изменяет это предложение InFO_PoP, чтобы позволить завершать сборку пакета (LPDDR DRAM) у внешнего контрактного производителя / OSAT, опция, обозначенная InFO_B, как показано ниже.

Соответственно, TSMC расширила «Открытую инновационную платформу», включив в нее партнеров 3DFabric, квалифицированных для окончательной сборки InFO_B. (В настоящее время компаниями-партнерами 3DFabric являются: Amkor Technology, ASE Group, Integrated Service Technology и SK Hynix.)

• • CoWoS-S «стандартная архитектура» (STAR)

Распространенной конструктивной реализацией CoWoS-S является интеграция одной SoC с несколькими стеками кристаллов с высокоскоростной памятью (HBM). Ширина шины данных между логическим кристаллом и стеками HBM2E (2-го поколения) очень велика - 1024 бита.

Проблемы с маршрутизацией и целостностью сигнала при подключении стеков HBM к SoC через RDL весьма значительны. TSMC предоставляет системным компаниям несколько стандартных проектных конфигураций CoWoS-S для ускорения инженерных разработок и графиков электрического анализа. На рисунке ниже показаны некоторые из различных вариантов CoWoS-S, от 2 до 6 стеков HBM2E.

TSMC ожидает, что в 2021 году эти стандартные конструкции будут широко приняты.

• новые материалы ТИМ

Тонкая пленка термоинтерфейсного материала (TIM) обычно входит в состав усовершенствованного корпуса, чтобы помочь снизить общее тепловое сопротивление от активного кристалла к окружающей среде. (Для очень мощных устройств обычно применяются два слоя материала TIM - внутренний слой между кристаллом и крышкой корпуса и один между корпусом и радиатором.)

В связи с увеличением рассеиваемой мощности в более крупных конфигурациях корпусов группа исследований и разработок TSMC по продвинутой упаковке разрабатывает новые варианты внутренних материалов TIM, как показано ниже.

• Расширение производственных мощностей по производству современной упаковки (AP)

В ожидании более широкого внедрения полного комплекта упаковки 3DFabric TSMC вкладывает значительные средства в расширение производственных мощностей по производству усовершенствованной упаковки (AP), как показано ниже.

Для получения дополнительной информации о технологии TSMC 3DFabric, пожалуйста, следуйте этому ссылке.

-чипгай

Поделитесь этим постом через: Источник: https://semiwiki.com/semiconductor-manufacturers/tsmc/299955-highlights-of-the-tsmc-technology-symposium-2021-packaging/