Design de server cu interfață CXL eficientă pentru pin (Georgia Tech)

O nouă lucrare tehnică intitulată „A Case for CXL-Centric Server Processors” a fost scrisă de cercetătorii de la Georgia Tech.

Rezumat:
„Sistemul de memorie este un factor determinant major de performanță pentru procesoarele de server. Numărul de core și seturile de date în continuă creștere necesită lățime de bandă și capacitate mai mari, precum și o latență mai mică de la sistemul de memorie. Pentru a ține pasul cu cerințele tot mai mari, DDR – interfața dominantă a procesorului cu memorie în ultimele două decenii – a oferit o lățime de bandă mai mare cu fiecare generație. Cu toate acestea, deoarece fiecare interfață DDR paralelă necesită un număr mare de pini pe cip, lățimea de bandă a memoriei procesorului este în cele din urmă restrânsă de numărul de pin, care este o resursă limitată. Cu o lățime de bandă limitată, solicitările multiple de memorie se confruntă de obicei pentru fiecare canal de memorie, ceea ce duce la întârzieri semnificative la coadă, care deseori eclipsează timpul de serviciu DRAM și degradează performanța.

Vă prezentăm CoaXiaL, un design de server care depășește limitele lățimii de bandă a memoriei prin înlocuirea tuturor interfețelor DDR la procesor cu interfața CXL mai eficientă în ceea ce privește pin-ul. Adopția pe scară largă și impulsul industrial al CXL fac posibilă o astfel de tranziție, oferind o lățime de bandă de 4 ori mai mare per pin în comparație cu DDR la o latență modestă. Demonstrăm că, pentru o gamă largă de sarcini de lucru, prima de latență a CXL este mai mult decât compensată de lățimea de bandă mai mare. Pe măsură ce CoaXiaL distribuie cererile de memorie pe mai multe canale, reduce drastic întârzierile la coadă și, prin urmare, atât valoarea medie, cât și variația latenței accesului la memorie. Evaluarea noastră cu o varietate de încărcături de lucru arată că CoaXiaL îmbunătățește performanța serverelor orientate spre transferul de nuclee cu 1.52× în medie și cu până la 3×.”

Găsi lucrare tehnică aici. 2023 mai.

Autori: Albert Cho, Anish Saxena, Moinuddin Qureshi, Alexandros Daglis. arXiv:2305.05033v1.
https://doi.org/10.48550/arXiv.2305.05033

• Distribuție de conținut bazat pe SEO și PR. Amplifică-te astăzi.
• PlatoAiStream. Web3 Data Intelligence. Cunoștințe amplificate. Accesați Aici.
• Mintând viitorul cu Adryenn Ashley. Accesați Aici.
• Cumpărați și vindeți acțiuni în companii PRE-IPO cu PREIPO®. Accesați Aici.
• Sursa: https://semiengineering.com/server-design-with-pin-efficient-cxl-interface-georgia-tech/