Junções de túnel ferroelétrico em aceleradores de computação analógicos em memória de matriz de barra transversal

Junções de túnel ferroelétrico em aceleradores de computação analógicos em memória de matriz de barra transversal

Carimbo de hora: 11 de janeiro de 2024, 1h00
Nó Fonte: 3057211

Um artigo técnico intitulado “Memristores de junção de túnel ferroelétrico para aceleradores de computação em memória” foi publicado por pesquisadores da Universidade de Lund.

Abstrato:

“A computação neuromórfica tem despertado grande interesse à medida que os avanços nas aplicações de inteligência artificial (IA) expuseram limitações devido ao acesso intenso à memória, com a arquitetura de computação von Neumann. A computação paralela na memória fornecida pela computação neuromórfica tem o potencial de melhorar significativamente a latência e o consumo de energia. A chave para o hardware de computação neuromórfica analógica são os memristores, que fornecem níveis de condutância multiestado não voláteis, alta velocidade de comutação e eficiência energética. Os memristores de junção de túnel ferroelétrico (FTJ) são os principais candidatos para esse propósito, mas o impacto das características específicas em seu desempenho na integração em grandes matrizes de barra transversal, o elemento central de computação para inferência e treinamento em redes neurais profundas, requer uma investigação minuciosa. Neste trabalho, um W/Hf x Zr1-x O2/TiN FTJ com 60 estados de condutância programáveis, faixa dinâmica (DR) de até 10, densidade de corrente >3 A m-2 at V ler = 0.3 V e corrente-tensão altamente não linear (4) características (> 1100) são demonstradas experimentalmente. Usando um macromodelo de circuito, o desempenho em nível de sistema de uma matriz de barra transversal verdadeira é avaliado e uma precisão de classificação de 92% do conjunto de dados do instituto nacional modificado de ciência e tecnologia (MNIST) é alcançada. Finalmente, a baixa condutância em combinação com a alta não linearidade 4 características permitem a realização de grandes matrizes de barra cruzada sem seletor para aceleradores de hardware neuromórficos.

Encontre o artigo técnico aqui. Publicado em dezembro de 2023.

Athle, R. e Borg, M. (2023), Memristores de junção de túnel ferroelétrico para aceleradores de computação em memória. Av. Intel. Sist. 2300554. https://doi.org/10.1002/aisy.202300554

Leitura relacionada
Aumentando a eficiência energética da IA ​​com computação na memória
Como processar cargas de trabalho em escala zeta e permanecer dentro de um orçamento de energia fixo.
Modelagem de computação em memória com eficiência biológica
A IA generativa força os fabricantes de chips a usar recursos computacionais de forma mais inteligente.

Carimbo de hora:

Mais de Semi Engenharia