Najważniejsze wydarzenia Sympozjum Technologicznego TSMC 2021 – Opakowanie

Niedawne Sympozjum Technologiczne TSMC przedstawiło kilka ogłoszeń dotyczących oferty zaawansowanych opakowań.

Ogólne

3D Tkanina^TM

W zeszłym roku TSMC połączyło swoją ofertę pakietów 2.5D i 3D w jedną, obejmującą markę – 3D Tkanina.

Technologia pakietów 2.5D – CoWoS

Opcje opakowań 2.5D dzielą się na rodziny CoWoS i InFO.

„Tradycyjny” układ typu chip-on-wafer-on-substrat z krzemową przekładką do łączności między warstwami redystrybucji (RDL) obchodzi 10. rok produkcji na dużą skalę.

Opcja CoWoS-R zastępuje (drogą) przekładkę krzemową obejmującą obszar umieszczania matrycy 2.5D przekładką z podłożem organicznym. Kompromisem dla CoWoS-R jest mniej agresywny skok linii dla interkonektów RDL – np. odstęp 4 um w przypadku sygnału organicznego w porównaniu z odstępem sub-um dla CoWoS-S.

Pomiędzy opcjami przekładek krzemowych –S i organicznych –R, rodzina TSMC CoWoS zawiera nowszy dodatek, z „lokalnym” mostkiem krzemowym dla połączeń wzajemnych (o bardzo krótkim zasięgu) pomiędzy sąsiednimi krawędziami matrycy. Te taśmy krzemowe są osadzone w podłożu organicznym, zapewniając zarówno połączenia USR o dużej gęstości (z wąskim odstępem L/S), jak i właściwości połączeń wzajemnych i dystrybucji mocy (grubych) drutów i płaszczyzn na podłożu organicznym.

Należy pamiętać, że CoWoS jest oznaczony jako proces montażu „ostatniego chipa”, z matrycą przymocowaną do wyprodukowanego przekładki.

• Technologia opakowań 2.5D – InFO

InFO wykorzystuje (pojedynczą lub wielokrotną) matrycę na nośniku, która jest następnie osadzana w odtworzonej płytce masy formierskiej. Warstwy połączeń wzajemnych i dielektrycznych RDL są następnie wytwarzane na płytce, w procesie „najpierw chip”. InFO z pojedynczą matrycą zapewnia opcję dużej liczby uderzeń, z przewodami RDL wystającymi na zewnątrz z obszaru matrycy – tj. w topologii „rozłożonej”. Jak pokazano poniżej, opcje technologii InFO z wieloma matrycami obejmują:

• • InFO-PoP: „pakiet na pakiecie”
  • InFO-oS: „InFO montaż na podłożu”

• Technologia pakowania 3D – SoIC

Pakiety 3D są powiązane z platformą SoIC, która wykorzystuje stosową matrycę z bezpośrednim łączeniem podkładek, w orientacji twarzą w twarz lub twarzą w tył – oznaczaną jako chip-on-wafer SoIC. Przelotki krzemowe (TSV) zapewniają łączność za pośrednictwem matrycy w stosie 3D.

Plan rozwoju SoIC przedstawiono poniżej – jako przykład konfiguracje matryc N7 na N7 zostaną zakwalifikowane w 4 kwartale 21 roku.

Ogłoszenia dotyczące nowych technologii pakowania

Podczas tegorocznego Sympozjum pojawiło się kilka kluczowych zapowiedzi.

• maksymalny rozmiar pakietu i ulepszenia RDL

Zapotrzebowanie na większą liczbę matryc 2.5D zintegrowanych w jednym pakiecie powoduje potrzebę wytwarzania RDL na większym obszarze, czy to na przekładce, czy na odtworzonej płytce. TSMC w dalszym ciągu rozszerza zakres „zszywania” połączeń wykraczających poza maksymalny rozmiar siatki celowniczej przy pojedynczej ekspozycji. Podobnie istnieje potrzeba stosowania dodatkowych warstw RDL (o agresywnym skoku drutu).

Plan działania dotyczący większych rozmiarów pakietów i warstw RDL obejmuje:

• • CoWoS-S: Siatka 3X (kwalifikacja do YE'2021)
  • CoWoS-R: siatka 45X (3X w 2022 r.), 4 warstwy RDL na podłożu organicznym (W/S: 2um/2um), w ocenie niezawodności przy użyciu matryc SoC + 2 stosy matryc HBM2
  • CoWoS-L: pojazd testowy do oceny niezawodności przy rozmiarze siatki 1.5x, z 4 lokalnymi mostkami łączącymi pomiędzy 1 SoC i 4 stosami matryc HBM2
  • InFO_oS: siatka 5X (51 mm x 42 mm, w opakowaniu 110 mm x 110 mm), 5 warstw RDL (szer./szer.: 2um/2um), obecnie w fazie oceny niezawodności

Poniższy rysunek ilustruje potencjalną konfigurację InFO_oS, z układem logicznym otoczonym chipletami I/O SerDes, obsługującą przełącznik sieciowy o dużej prędkości/o dużym promieniu.

• • InFO_B (na dole)

Konfiguracja InFO_PoP pokazana powyżej przedstawia zespół InFO z modułem DRAM przymocowanym na górze, z przelotkami pomiędzy warstwami wzajemnymi DRAM i RDL.

TSMC zmienia ofertę InFO_PoP, aby umożliwić montaż pakietu (LPDDR DRAM) u zewnętrznego producenta kontraktowego/OSAT, opcja oznaczona jako InFO_B, jak pokazano poniżej.

W związku z tym TSMC rozszerzyło „Open Innovation Platform” o partnerów 3DFabric zakwalifikowanych do montażu końcowego InFO_B. (Obecnie firmami partnerskimi 3DFabric są: Amkor Technology, ASE Group, Integrated Service Technology i SK Hynix.)

• • „Architektura standardowa” CoWoS-S (STAR)

Powszechną implementacją projektową dla CoWoS-S jest integracja pojedynczego SoC z wieloma stosami pamięci o dużej przepustowości (HBM). Szerokość magistrali danych pomiędzy układem logicznym a stosami HBM2E (2. generacji) jest bardzo duża – tj. 1024 bity.

Wyzwania dotyczące routingu i integralności sygnału związane z połączeniem stosów HBM z SoC za pośrednictwem RDL są znaczne. TSMC zapewnia firmom systemowym kilka standardowych konfiguracji projektowych CoWoS-S w celu przyspieszenia harmonogramów prac inżynieryjnych i analiz elektrycznych. Poniższy rysunek ilustruje niektóre różne opcje CoWoS-S, od 2 do 6 stosów HBM2E.

TSMC przewiduje wysoki wskaźnik wdrożenia tych standardowych wdrożeń projektów w 2021 r.

• nowe materiały TIM

W zaawansowanym opakowaniu zwykle dodawana jest cienka warstwa materiału interfejsu termicznego (TIM), aby pomóc zmniejszyć całkowity opór cieplny aktywnej matrycy do otoczenia. (W przypadku urządzeń o bardzo dużej mocy zwykle stosuje się dwie warstwy materiału TIM – warstwę wewnętrzną pomiędzy matrycą a pokrywką opakowania oraz warstwę pomiędzy obudową a radiatorem.)

W związku ze zwiększonym rozpraszaniem mocy w większych konfiguracjach opakowań, zespół badawczo-rozwojowy TSMC ds. zaawansowanych opakowań poszukuje nowych wewnętrznych opcji materiałowych TIM, jak pokazano poniżej.

• rozwój zdolności produkcyjnych zaawansowanych opakowań (AP).

W oczekiwaniu na szersze przyjęcie pełnego asortymentu opakowań 3DFabric, TSMC znacząco inwestuje w zwiększanie mocy produkcyjnych zaawansowanych opakowań (AP), jak pokazano poniżej.

Więcej informacji na temat technologii 3DFabric firmy TSMC można znaleźć tutaj link.

-chipguś

Udostępnij ten post przez: Źródło: https://semiwiki.com/semiconductor-manufacturers/tsmc/299955-highlights-of-the-tsmc-technology-symposium-2021-packaging/