Wywiad z CEO: Ron Black z Codasip

Wywiad z CEO: Ron Black z Codasip

Węzeł źródłowy: 1776517

Rona Blacka Codasipa

Dr Black ma ponad 30-letnie doświadczenie w branży. Przed dołączeniem Kodasip, był prezesem i dyrektorem generalnym w Imagination Technologies, a wcześniej dyrektorem generalnym w Rambus, MobiWire (słuchawki SAGEM), UPEK i Wavecom. Posiada tytuł licencjata i magistra inżynierii oraz doktorat. w materiałoznawstwie na Cornell University. Stałym wątkiem jego kariery były procesory, w tym PowerPC w IBM, procesory sieciowe w Freescale, procesory bezpieczeństwa w Rambus i GPU w Imagination.

Opowiedz nam o Codasipie
Kodasip jest unikalny. Powstała w 2014 roku, a już rok później oferowaliśmy pierwszy komercyjny rdzeń RISC-V i współtworzyliśmy RISC-V International. Od tego czasu szybko się rozwinęliśmy, szczególnie w ciągu ostatnich dwóch lat. Dziś mamy 179 pracowników w biurach na całym świecie w 17 lokalizacjach. To, co uważam za bardzo interesujące, to fakt, że robimy „RISC-V z niespodzianką”. Projektujemy rdzenie RISC-V za pomocą Studio, naszego narzędzia EDA, a następnie licencjonujemy zarówno rdzenie, jak i Studio naszym klientom, aby mogli dostosować procesory do swoich unikalnych aplikacji. Pomyśl o Codasip jako o dostarczaniu bardzo taniej licencji architektonicznej z fantastycznym narzędziem EDA do zmiany projektu tak, aby był dla Ciebie wyjątkowy…projektowanie dla zróżnicowania”.

Wszyscy nasi klienci wydają się mieć jedną wspólną cechę – są ambitnymi innowatorami, którzy chcą, aby ich produkty były lepsze niż to, co otrzymujesz ze standardowej oferty.

„Codasip urzeczywistnia obietnicę otwartości RISC-V”, czy możesz wyjaśnić?
Architektura zestawu instrukcji RISC-V, czyli ISA, to otwarty standard zaprojektowany specjalnie dla klientów, aby mogli go rozszerzać w celu dopasowania do swoich konkretnych potrzeb, przy jednoczesnym zachowaniu wspólnego projektu podstawowego. Możesz dodawać opcjonalne rozszerzenia standardowe i niestandardowe rozszerzenia niestandardowe, gdy chcesz mieć pewność, że projektowany procesor naprawdę optymalnie obsługuje Twoje obciążenia.

Niektórzy twierdzą, że prowadzi to do fragmentacji, ale w rzeczywistości tak nie jest. Rzeczywiście, alternatywne architektury własnościowe mają wersje specyficzne dla segmentu, które można nazwać pofragmentowanymi, ponieważ nie są interoperacyjne. Kluczowe pytanie brzmi – czy chcesz, aby dostawca procesorów kontrolował to, co robisz, czy wolisz sam decydować? Myślę, że odpowiedź jest oczywista. Widzimy, jak branża zaczyna pozwalać decydować klientom, a nie dostawcom.

Dzięki naszemu podejściu zawsze możesz na początek skorzystać z naszej oferty standardowych procesorów i mieć pewność, że w przyszłości możesz to zmienić, jeśli chcesz. W rzeczywistości lubimy myśleć, że opisanie procesora przy użyciu kodu źródłowego CodAL oraz otwartego RISC-V ISA odkrywa na nowo koncepcję licencje architektoniczne aby zapewnić klientom to, co najlepsze z obu światów – podstawowy projekt o sprawdzonej jakości dzięki niezrównanej weryfikacji oraz łatwy sposób dostosowania do dowolnej aplikacji.

Niedawno ogłosiłeś kilka partnerstw z graczami RISC-V. Czy możesz powiedzieć nam więcej o swojej roli w ekosystemie RISC-V?
Mocno wierzymy, że aby odnieść sukces RISC-V, potrzebna jest społeczność – nikt nie może ani nie powinien iść sam. Współpracując z innymi kluczowymi graczami w branży, wszyscy razem budujemy ekosystem RISC-V.

Dwa obszary, na których naszym zdaniem społeczność powinna się skupić i wyróżniać, to weryfikacja procesora i bezpieczeństwo. Dlatego z dumą mogliśmy współpracować Państwomens EDA w sprawie weryfikacji i CryptoQuantique w sprawie bezpieczeństwa. Każdy z nich ma wiodące w branży rozwiązania i jest świetnym partnerem.

Niedawno dołączyliśmy również do Intel Pathfinder dla programu RISC-V, co pomaga skalować branżę. Zrobiliśmy nasze wielokrotnie nagradzany L31 rdzeń dostępny do oceny na szeroko akceptowanej platformie FPGA firmy Intel, przeznaczonej zarówno do celów edukacyjnych, jak i komercyjnych.

Podobnie, chcieliśmy pomóc ekosystemowi w podniesieniu jakości własności intelektualnej procesora RISC-V, będąc częścią Otwórz grupę HW, która mocno wierzy w weryfikację klasy handlowej.

Niedawno ogłosiliście również przejęcie firmy zajmującej się cyberbezpieczeństwem, czy możecie powiedzieć coś więcej?
Zasadniczo wierzymy zarówno w rozwój organiczny, jak i nieorganiczny, ponieważ zawsze szukamy absolutnie najlepszych talentów i mieliśmy szczęście znaleźć zespół Cerberus, brytyjską firmę zajmującą się cyberbezpieczeństwem, znaną z silnej własności intelektualnej sprzętu i oprogramowania. Zespół Cerberusa naprawdę przyjął podejście Codasip i już odegrał kluczową rolę w zdobyciu nowych klientów w zakresie bezpiecznych procesorów i bezpiecznego przetwarzania. Aby rozszerzyć tę inicjatywę, jesteśmy teraz w trakcie łączenia naszej inicjatywy w zakresie bezpieczeństwa motoryzacyjnego z naszą inicjatywą w zakresie bezpieczeństwa, co naszym zdaniem może być niezwykle ważne dla branży. Bądźcie czujni.

Jako wiodąca europejska firma RISC-V, w jaki sposób wpływasz na europejski przemysł i rynek?
Lubimy myśleć o sobie jako o firmie globalnej, angażującej klientów i partnerów na całym świecie, ale zawsze działającej lokalnie i bardzo dumnej z naszego europejskiego dziedzictwa. Europa jest domem dla wielu znakomitych firm zajmujących się półprzewodnikami i systemami, które zajmują się projektowaniem układów scalonych, i ma fantastyczny system edukacji STEM (nauki ścisłe, technologia, inżynieria i matematyka), który każdego roku dostarcza wielu utalentowanych absolwentów. Nasz program uniwersytecki uruchomiony w tym roku szybko się rozwija i spodziewamy się, że do końca przyszłego roku będziemy na 24 uniwersytetach. Biorąc pod uwagę obecną sytuację geopolityczną, uważamy, że niezwykle ważna jest strategia równoważenia i bycia zarówno lokalnym, jak i globalnym.

Jak widzisz przyszłość RISC-V i Codasip?
Zdecydowanie bardzo jasny! RISC-V rozwija się i zyskuje poważne zainteresowanie z dobrych powodów — klienci szukają otwartych alternatyw ISA z obsługą ekosystemu, a RISC-V jest tym, do czego wszyscy się zwracają. Wszyscy wiedzą o RISC-V, a Codasip nie jest już dobrze strzeżoną tajemnicą. Pytanie nie brzmi już, czy przyjęcie RISC-V jest zbyt ryzykowne, ale czy jest zbyt ryzykowne nie adoptować?

Przeczytaj także:

Ponowna konfiguracja RISC-V Post-Silicon

Skalowanie zawodzi z prawem Moore'a i Dennardem

Optymalizacja operacji AI/ML na brzegu sieci

Udostępnij ten post przez:

Znak czasu:

Więcej z Półwiki