RISC-V And Chiplets: A Panel Discussion - Semiwiki

Publisert av Platon

Følgere: 0

panel

På det nylige RISC-V-toppmøtet var den aller siste økten et panel om chiplets kalt Chiplets i RISC-V-økosystemet. Det ble moderert av Calista Redmond, administrerende direktør i RISC-V International. Paneldeltakerne var:

Laurent Moll, COO i Arteris
Aniket Saha, VP of Product Management i Tenstorrent
Dale Greenley, VP for Engineering of Ventana Microsystems
Rob Aitken, fremtredende arkitekt for Synopsys

Dette er en litt merkelig kombinasjon av emner for meg. Selvfølgelig kan du sette en RISC-V-prosessor på en brikke, men utfordringene er egentlig ikke forskjellige fra noen annen prosessor. Men RISC-V er hot og det samme er chiplets, og selskaper som Ventana kombinerer dem.

La meg gi deg litt bakgrunn om selskapene for å sette dem i sammenheng:

Som du sikkert vet, lager Arteris nettverk-på-brikke (NoCs). Det er et nøytralt selskap blant chiplet-leverandører (og IP-leverandører).
Tenstorrent designer en portefølje av meget høyytelses multicore RISC-V-brikker
Ventana har RISC-V IP, men den leverer den også som chiplets
Synopsys er åpenbart et EDA-selskap, men de annonserte RISC-V-kjerner tidligere på toppmøtet

] risc-v chiplets

Den faktiske diskusjonen

Det første spørsmålet fra Calista var en softball som spurte hva som var verdien av chiplets.

Dale sa at det ikke var noe spesifikt om RISC-V for chiplets, men markedet bestemmer når du gjør store monolittiske ting eller chiplets. Det avhenger av hva en kunde vil betale deg for å gjøre. "Vi leverer både IP og chiplets, det er plass til begge."

Aniket sa at "å lage chiplets er ikke billig, men å gjøre chiplets og RISC-V er fleksibelt, og du kan komme opp med huggeprodukter raskt."

Laurent gikk for produksjonskostnader. NRE er svært viktig å holde under kontroll siden det ikke er mange som bygger 100M deler. Så det er flere leverandører involvert og en komplisert forsyningskjede. En SoC er kompleks, men chiplets er verre.

Rob påpekte heterogenitet som å legge til chiplets for RF og analog, ha en valgfri akselerator og så videre. Dette åpner potensielt nye markeder.

Calista fortsatte med å spørre om hvor vi er innen bilindustrien.

Aniket påpekte at bilindustrien er veldig konservativ, og nå er de aggressive når det gjelder plattformer som kan skaleres fra lavprisbiler til avanserte biler. Med chiplets har ingen egentlig vurdert funksjonell sikkerhet.

Rob gikk til romfart (ikke helt bil) og diskuterte hvordan det vanligvis er et fast fysisk volum definert for tiår siden. Det er vanskelig å få plass til ting.

Laurent Moll 2 farge

Laurent: Bilselskaper er de ultimate katalogkundene, og chiplets lar dem ta det beste innen AI, radar, infotainment og så videre.

Hvordan får du programvaren til å kjøre?

Rob: Hvis du gjør systemet lite, er det greit. Men shopping i bilkatalogen gjør det vanskeligere.

Aniket: Relaterte en uttalelse "hvis du legger den til, vil vi ikke bruke den". Programvarestabler for biler vil støtte RISC-V om 5 år, noe som er raskt. Det tok Arm 15 år å komme dit.

Spørsmål: Hva trenger vi for tilkobling?

Laurent: Det er veldig komplekst, spesielt med folk som shopper etter chiplets. PHY-er fra forskjellige leverandører kan være interoperable. Alle er opptatt av UCIe. Folk vil ha standarder som gjør at chiplets passer bedre.

Aniket klaget over at det ikke finnes standard designflyter for chiplet. Stor mangel på standarder.

Rob tror vi kan komme opp med en standard flyt, men med forskjellige chiplets vil vi ikke ha N forskjellige designstrømmer.

Spørsmål: Hvor ser du ting om 3-5 år?

Rob: vi vil være videre sammen med forskjellige

«Katalogkjøp avhenger kanskje av OEM-er for biler. Det vil kreve mye bransjeinnsats. Alle heterogene ting vil ta lengre tid.

Aniket sa at chiplets først vil være i datasenteret og deretter i bilindustrien. Men første bølge vil være enkeltleverandør.

Oppsummering

risc-v chiplets

Dette er en kombinasjon av ting deltakerne sa og mine egne meninger.

Jeg tror at foreløpig vil brikkebaserte RISC-V-design være enkeltselskapsinnsats (unntatt kanskje for høybåndbredde-minne (HBM). Det er for komplekst å bygge design med flere brikker fra forskjellige selskaper, interposers , og nettverket for å koble dem alle, vanligvis kjent som RDL.

Design vil være 2.5D, ikke ekte 3D (hvor terninger er stablet oppå hverandre og kommuniserer med gjennom-silisium-vias eller TSV-er) i overskuelig fremtid.

Automotive har sitt eget sett med utfordringer, spesielt for å sikre at chiplet-baserte design er pålitelige i et miljø med mye vibrasjon. Dette vil kreve omfattende testing. Et annet problem er å sikre funksjonell sikkerhet i et miljø med flere matriser.

UCIe er lovende og er noe basert på PCIe. PCIe-selskaper sikret pålitelighet gjennom plugfests. Jeg ser ikke hvordan du økonomisk kan sikre UCIe-interoperabilitet i chiplets gjennom en lignende mekanisme.

Til slutt, i tillegg til tekniske utfordringer, er det kommersielle utfordringer hvis vi skal komme til nirvana med å kunne kjøpe chiplets hyllevare og sette dem sammen til systemer til en rimelig pris. Den største utfordringen er hvem som skal betale for og holde beholdningen av chiplets. Hvis alle chiplets må produseres på forespørsel, vil mange av fordelene med en rask syklustid gå tapt.

Men RISC-V-chiplets kommer sikkert raskt i form av multi-die-design på 2.5D-interposers bygget av et enkelt selskap.