Utvikler ReRAM som neste generasjons On-Chip-minne for maskinlæring, bildebehandling og andre avanserte CPU-applikasjoner

I moderne CPU-enhetsdrift er 80 % til 90 % av energiforbruket og tidsforsinkelser forårsaket av bevegelse av data mellom CPU og off-chip-minne. For å lindre denne ytelsesbekymringen legger designere til ekstra minne på brikken til CPU-ene sine. Tradisjonelt har SRAM vært den mest brukte CPU-minnetypen på brikken. Dessverre er SRAM for øyeblikket begrenset til en størrelse på hundrevis av megabyte. Denne minnebegrensningen på brikken kan være utilstrekkelig for ledende applikasjoner.

Fremtidige CPU-applikasjoner, som programmering av AI Language Model og bildebehandling for 8K UHD-video, vil kreve I/O-minnetilgangsbåndbredde i området 10 terabyte/sek. For å oppfylle disse båndbreddekravene, må CPU-minnet på brikken være større enn 1 terabyte. Et SRAM-alternativ kan være nødvendig for å møte disse fremtidige minnekravene på brikken. En mulig løsning på dette problemet ville være å bruke Resistive Random Access Memory (ReRAM). [1,2,3]

En ReRAM-enhet er en ikke-flyktig minnecelle som inneholder memristormaterialer. Disse materialene fungerer som en dielektrisk isolator. Når en tilstrekkelig høy spenning påføres, dannes en ledningsbane. Typiske minnematerialer brukt som memristorer inkluderer HfO₂,Ta₂O₅og TiO₂. [4] Den resistive tilstanden til minnecellen kan leses ved hjelp av elektroniske kretser for å bestemme om minnecellen er programmert eller slettet, og dermed identifisere tilstanden til minnebiten. ReRAM-minneceller kan stables vertikalt, som 3D-NAND-arkitektur, for å øke lagringstettheten.

I denne artikkelen, SEMulator3D Virtual Fabrication vil bli brukt til prosessveifinning og visualisering av potensielle 3D ReRAM-arkitekturer. Vi vil estimere cellemotstanden som en funksjon av minnecelleformen, sammen med Id-Vg-ytelsen til den innebygde kanaltransistoren i en ReRAM-enhet.

En 3D ReRAM-modell er vist i figur 1. Enheten har 64 lag med ordlinjer (WL) med søyler plassert i en sekskantet oppstilling. Ordlinjene er dannet med vekslende lag av metalliske ledere og oksiddielektrisk. Pilarene etses gjennom WL og deretter avsettes et tynt lag med minnemateriale på sideveggene til pilarene. Minnematerialet fjernes fra bunnen og toppen av søylene, og bare materialet blir igjen på sideveggene til søylen. Pilarene fylles deretter med ildfast metall og wolfram.

Under arraylagene er kontakter og metallforbindelser til kilden, avløpet og portene til gate-all-around felteffekttransistorer (GAA FET). Transistordrainet kobles til minnearray-pilaren og kombineres med WL-kretsen for å gi funksjon til hver minnecelle.

Minnecellen består av to metallelektroder: den metalliske lederordlinjen og en ildfast metallelektrode (figur 2). Under virtuell prosesssimulering av denne enheten vil vi bruke prosessvariabler for å stille inn og tilbakestille memristoren. En bevisst påført spenning vil skape mikroskopiske ledende baner kalt ledende filamenter. Når elektriske signaler med forskjellige polariteter påføres, beveger de ladede ionene inne i memristoren seg for å danne (sette) eller oppløse (tilbakestille) det ledende glødetråden.

Den ledende filamentmotstanden varierer ved forskjellige programspenninger. Lav motstandstilstand er i området 10k ohm (sett) og høy motstandstilstand er i området 1M ohm (tilbakestilling). [5] Vi utviklet en virtuell modell for å demonstrere svitsjemotstandene til en 3D ReRAM-enhet, med resultatene vist i figur 3. Den høye resistive tilstanden til memristoren er omtrent 100 ganger høyere motstand enn den lave resistive tilstanden.

En virtuell design av eksperimenter (DOE) ble deretter utført for å bedre forstå sammenhengen mellom minnecellens motstandsforhold og størrelsen og formen på minnecellen. Variablene for eksperimentet var søyle CD, WL tykkelse og memristor tykkelse. Analyse av DOE-resultatene indikerer at søyle-CD og tykkelsen på memristoren drev den mest signifikante responsen. Figur 4 viser et konturplott av minnecellens motstandsforhold versus disse to variablene. Det var en 3X endring i minnecellemotstanden for høye verdier av pilarradius og memristortykkelse. Forskjellene i formen til minnecellen over det studerte området vil ikke påvirke evnen til å lese minnetilstandene til memristoren, men kan påvirke evnen til å skjelne programtilstander i en multibit per celleenhet.

Memristoren kan programmeres med en strøm < 0.10 uA og en spenning < 0.5V. Disse spennings- og strøminnstillingene vil tillate memristorer (ReRAM-minne) å enkelt integreres som minne på brikken i avanserte logiske enheter. SEMulator3D-enhetssimulering har tidligere vist at en GAA FET under-array transistor skal være i stand til å drive spenningen og strømmen som kreves av innstilte og tilbakestilte tilstander til en memristorminnecelle. [6]

To hovedproblemer med moderne CPU-enheter er energiforbruk og forsinkelsestid forårsaket av databevegelse mellom CPU og off-chip-minne. Å øke størrelsen på minnet på brikken kan løse disse problemene. I denne studien har vi brukt SEMulator3D for å undersøke integrasjonen av et SRAM-alternativ (ReRAM) for CPU for minne på brikken. Vi brukte en virtuell modell for å bedre forstå prosesstrinn og potensielle layoutproblemer for individuelle memristorceller. Vi utførte også studier for å undersøke innstillings- og tilbakestillingstilstandene til memristoren og effekten av enhetsdimensjoner (minnecelleform og størrelse) på ordlinjemotstand. Vi fremhevet at ReRAM innebygd minne kan integreres med avansert logikk, ved å bruke en GAA pFET transistor elektrisk utgang for å stille inn og tilbakestille memristorcellene. Disse resultatene bekrefter at Resistive Random Access Memory (ReRAM) er et lovende alternativ til innebygd SRAM-minne for fremtidige logiske applikasjoner med høy båndbredde.

Referanser

1. Lanza, Mario (2014). "En gjennomgang av resistiv svitsjing i høy-k-dielektrikk: Et nanoskala synspunkt ved bruk av konduktivt atomkraftmikroskop". Materialer, vol. 7, utgave 3, s. 2155-2182, doi:10.3390/ma7032155.
2. N. Sedghi, et al, "The role of nitrogen doping in ALD Ta2O5 and its influence on multilevel cell switching in RRAM", mars 2017, Applied Physics Letters, DOI:10.1063/1.4978033
3. Y. Bai, Et Al, "Studie av multi-level Characteristics for 3D Vertical Resistive Switching Memory" Scientific Reports bind 4, artikkelnummer: 5780 (2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC, & Lin, CH (2022). "Nano spiralformet dobbeltfunksjonelt resistivt minne for applikasjon med laveffekt tverrstangarray.", ACS Applied Engineering Materials, 1(1), 252-257.
5. Y. Wu, et al, "Nanometer-Scale HfOx RRAM", IEEE Electron Device Letters, Volum: 34, utgave: 8. august 2013), doi:10.1109/LED.2013.2265404
6. V. Sreenivasulu, et al, "Circuit Analysis and Optimization of GAA Nanowire FET Towards Low Power and High Switching", 11. november 2021, Computer Science, doi:10.1007/s12633-022-01777-6.