Zal Chiplet-adoptie IP-adoptie nabootsen? - Semiwiki

Zal Chiplet-adoptie IP-adoptie nabootsen? – Semiwiki

Tijdstempel: 28 december 2023 9:00 uur
Bronknooppunt: 3038987

Als we kijken naar de uitbreiding van de halfgeleiderindustrie in de afgelopen 25 jaar, lijkt de adoptie van ontwerp-IP in elke toepassing een van de belangrijkste succesfactoren te zijn, waarbij de siliciumtechnologie een ongelooflijke ontwikkeling heeft doorgemaakt met een factor x100, van 250 nm in 2018 naar 3 nm (als niet 2 nm) in 2023. We voorzien dat de overstap naar op chiplets gebaseerde architectuur binnenkort dezelfde rol zal spelen als de op SoC-chips gebaseerde architectuur en het massale gebruik van ontwerp-IP in de jaren 2000.

De vraag is hoe het tijdsbestek voor de adoptie van chiplets nauwkeurig kan worden voorspeld en wat de belangrijkste factoren voor deze revolutie zullen zijn. We zullen zien of de verspreiding van innovatietheorieën kan helpen om een ​​voorspelling te verfijnen en te bepalen welk type toepassing de drijvende kracht zal zijn. Standaardspecificaties van het chip-naar-chip-interconnectprotocol die een snelle adoptie door de industrie mogelijk maken en het snel aansturen van applicaties zoals IA of een smartphone-applicatieprocessor lijken de belangrijkste factor te zijn, maar onder andere de efficiëntie van EDA-tools of het verpakken van nieuwe technologieën en het creëren van speciale fabrieken zijn zeker van cruciaal belang.

Inleiding: opkomst van chiplettechnologie

Gedurende het decennium van 2010 begonnen de voordelen van de wet van Moore uiteen te vallen. Volgens de wet van Moore verdubbelde de transistordichtheid elke twee jaar, waardoor de computerkosten met een overeenkomstige 50% zouden dalen. De verandering in de wet van Moore is te wijten aan de toegenomen ontwerpcomplexiteit en de evolutie van de transistorstructuur van vlakke apparaten naar Finfets. Finfets hebben meerdere patronen nodig voor lithografie om apparaatafmetingen tot knooppunten onder de 20 nm te bereiken.

Aan het einde van dit decennium zijn de computerbehoeften geëxplodeerd, vooral als gevolg van de proliferatie van datacentra en als gevolg van de hoeveelheid gegevens die wordt gegenereerd en verwerkt. Sterker nog, de adoptie van kunstmatige intelligentie (AI) en technieken als machinaal leren (ML) worden nu gebruikt om steeds meer gegevens te verwerken en heeft ertoe geleid dat servers hun rekencapaciteit aanzienlijk hebben vergroot. Servers hebben veel meer CPU-kernen toegevoegd, hebben grotere GPU's geïntegreerd die exclusief voor ML worden gebruikt en niet langer voor grafische afbeeldingen worden gebruikt, en hebben aangepaste ASIC AI-versnellers of aanvullende, op FPGA gebaseerde AI-verwerking ingebed. Vroege AI-chipontwerpen werden geïmplementeerd met behulp van grotere monolithische SoC's, waarvan sommige de maximale grootte bereikten die door het dradenkruis werd opgelegd, ongeveer 700 mm2.

Op dit moment lijkt desaggregatie in een kleinere SoC plus verschillende compute- en IO-chiplets de juiste oplossing. Verschillende chipfabrikanten, zoals Intel, AMD of Xilinx, hebben deze optie geselecteerd voor producten die in productie gaan. In het uitstekende witboek van The Linley Group, “Chiplets Gain Rapid Adoption: Why Big Chips Are Getting Small”, werd aangetoond dat deze optie tot betere kosten leidt in vergelijking met monolithische SoC’s, vanwege de opbrengstimpact van grotere. Deze chipfabrikanten hebben homogene chiplets ontworpen, maar de opkomst en acceptatie van interconnect-standaarden zoals Universal Chiplet Interconnect Express (UCIe) IP vergemakkelijkt de adoptie van heterogene chiplets.

De evolutie van de nieuwere, snellere protocolstandaarden versnelt nu de industrie blijft vragen om hogere prestaties. Helaas worden de verschillende standaarden niet door één organisatie op elkaar afgestemd. Nieuwe PCIe-standaarden kunnen een jaar (of langer) eerder of later komen dan de nieuwe Ethernet-protocolstandaard. Door heterogene integratie te gebruiken, kunnen siliciumleveranciers zich aanpassen aan de snel veranderende markt door alleen het ontwerp van de relevante chiplet te veranderen. Aangezien de fabricage van geavanceerde SoC-ontwerpen enorme kapitaaluitgaven vereist voor 5nm-, 4nm- of 3nm-procesknooppunten, is de impact van chiplet-architecturen enorm om toekomstige innovatie in de halfgeleiderruimte te stimuleren.

Dankzij het heterogene chipletontwerp kunnen we ons richten op verschillende toepassingen of marktsegmenten door alleen de relevante chiplets aan te passen of toe te voegen, terwijl de rest van het systeem ongewijzigd blijft. Nieuwe ontwikkelingen zouden sneller op de markt kunnen worden gebracht, met aanzienlijk lagere investeringen, omdat herontwerp alleen invloed zal hebben op het verpakkingssubstraat dat wordt gebruikt om de chiplets te huisvesten. De computerchiplet kan bijvoorbeeld opnieuw worden ontworpen van TSMC 5nm naar TSMC 3nm om een ​​grotere L1-cache of een beter presterende CPU of een aantal CPU-cores te integreren, terwijl de rest van het systeem ongewijzigd blijft. Chiplet waarin SerDes is geïntegreerd, kan opnieuw worden ontworpen voor hogere snelheden op nieuwe procesknooppunten die meer IO-bandbreedte bieden voor een betere marktpositionering.

Het gebruik van een heterogene chiplet biedt een betere Time-to-Market (TTM) bij het updaten van het systeem, waarbij het deel van het systeem zonder wijziging wordt hergebruikt als het in chiplet is ontworpen. Dit zal ook een manier zijn om de kosten te minimaliseren bij het behouden van een functionele chiplet op minder geavanceerde knooppunten, goedkoper dan de meest geavanceerde. Maar de belangrijkste vraag is: voorspellen wanneer de chiplettechnologie een aanzienlijk segment van de halfgeleidermarkt zal creëren? We zullen de geschiedenis van IP-adoptie bekijken, aangezien chiplet en IP vergelijkbaar zijn en beide het NIH-syndroom moeten doorbreken om succesvol te worden. We zullen de belangrijkste oorzaken van chiplet-adoptie achterhalen en een voorspelling opstellen, met behulp van de innovatietheorie en de gedefinieerde categorie (Innovators, Early Adopters, etc., zie onderstaande figuur).

chiplet adoptietheorieFiguur 1: Innovatietheorie (herinnering)

We zullen de ARM CPU IP-adoptie van 1991 tot 2018 en de IP-adoptiegeschiedenis van 1995 tot 2027 bekijken, en nagaan hoe dit adoptiepercentage aansluit bij de innovatietheorie.

We zullen uitleggen waarom de adoptie van chiplets zal worden gestimuleerd, waarbij we de technologie- en marketinggerelateerde redenen bekijken:

  • Van IP-gebaseerde SoC naar chiplet-gebaseerd systeem
  • Interoperabiliteit dankzij de voorkeursprotocolstandaard voor chiplet-interconnect
  • Uitleggen waarom high-end Interface IP essentieel is voor de acceptatie van Chiplet
  • Ontwerpgerelateerde uitdagingen om op te lossen.
  • Last but not least: de investeringen van de gieterij

Ten slotte kunnen we een voorlopige voorspelling voor de adoptie van chiplets opstellen, gebaseerd op de innovatietheorie. Om maar te zwijgen: de sector bevindt zich net in de fase van ‘Early adopters’, waarbij talloze IP- en chipletleveranciers HPC en AI bedienen.

Als u de downloadt wit papier, je zult ervan genieten met alle tekst en talloze afbeeldingen, waarvan sommige exclusief voor dit werk zijn gemaakt.

By Erik Esteve (PhD.) Analist, Eigenaar IPnest

Alphawave sponsorde de creatie van dit witboek, maar de meningen en analyses zijn die van de auteur. Artikel is hier te vinden:

https://awavesemi.com/resource/will-chiplet-adoption-to-mimic-ip-adoption/

Lees ook:

Het 1.6T-ecosysteem ontketenen: Alphawave Semi’s 200G Interconnect-technologieën voor het aandrijven van AI-data-infrastructuur

Gedisaggregeerde systemen: computergebruik mogelijk maken met UCIe Interconnect en op chiplets gebaseerd ontwerp

Interface IP in 2022: 22% jaar-op-jaar groei nog steeds datagericht

Deel dit bericht via:

Tijdstempel:

Meer van semi-wiki