FDSOI FET를 사용한 동적 논리 게이트 및 회로의 비전통적 설계

FDSOI FET를 사용한 동적 논리 게이트 및 회로의 비전통적 설계

소스 노드 : 2663431

슈투트가르트 대학, UC 버클리, 인도 공과 대학 칸푸르, TU 뮌헨의 연구원들이 독일 연구 재단의 자금 지원을 받아 "Non-Traditional Design of Dynamic Logics using FDSOI for Ultra-Efficient Computing"이라는 새로운 기술 논문을 발표했습니다. .

추상

“이 논문에서 우리는 FDSOI(Fully-Depleted Silicon on Insulator) FET를 사용하는 동적 논리 회로의 비전통적인 설계를 제안합니다. FDSOI FET는 임계 전압(Vt ) 백 게이트 바이어스를 사용하여 조정할 수 있습니다(즉, 낮은 Vt 및 높은 Vt 상태). 우리의 설계는 FDSOI FET의 전면 및 후면 게이트를 입력 단자로 활용하고 동적 논리 게이트(예: NAND, NOR, AND, OR, XOR 및 XNOR) 및 회로(예: 반가산기 및 전가산기)를 제안합니다. 동적 논리 게이트를 구축하는 데 더 적은 수의 트랜지스터가 필요하고 기존의 동적 논리 설계에 비해 낮은 전력 손실로 고성능을 달성합니다. FDSOI FET(BSIM-IMG)의 소형 산업 모델은 동적 논리 게이트를 시뮬레이션하는 데 사용되었으며 14nm FDSOI FET 기술 노드 데이터를 재현하도록 완전히 보정되었습니다. 전기적 특성과 공정 변동 모두에 대해 교정이 수행됩니다. 시뮬레이션 결과는 기존 설계에 비해 트랜지스터 수, 전파 지연, 전력 및 전력 지연 곱이 각각 평균 ​​23.43%, 57.16%, 47.05% 및 77.29% 향상되었음을 보여줍니다. 또한 우리의 설계는 동적 논리 게이트의 구동 가능성에 영향을 미치는 전하 공유 효과를 줄입니다. 또한 동적 로직 제품군의 전파 지연에 대한 프로세스, 공급 전압 및 부하 커패시턴스 변화의 영향을 자세히 분석했습니다. 결과는 이러한 변화가 기존의 동적 논리 게이트에 비해 제안된 FDSOI 기반 동적 논리 게이트의 전파 지연에 미미한 영향을 미친다는 것을 보여줍니다.”

찾기 여기에 기술 문서. 2023년 XNUMX월 게시.

S. Kumar, S. Chatterjee, CK Dabhi, YS Chauhan 및 H. Amrouch, "초고효율 컴퓨팅을 위해 FDSOI를 사용하는 비 전통적 동적 논리 설계", 탐색적 솔리드 스테이트 컴퓨팅 장치 및 회로에 관한 IEEE 저널, doi: 10.1109/JXCDC.2023.3269141. 오픈액세스s.


타임 스탬프 :

더보기 세미 엔지니어링