高密度に積層されたナノワイヤ FET により、駆動電流とトランジスタ密度が向上

「高度に積層された GeSi ナノワイヤ電界効果トランジスタの製造と性能」というタイトルの技術論文が、国立台湾大学の研究者によって発表されました。

要約：

「水平ゲートオールアラウンド電界効果トランジスタ (GAAFET) は、優れた静電気特性と短チャネル制御により、FinFET の代替として使用されています。 高度に積層されたナノワイヤ チャネルは、設置面積が小さいため、これらのデバイスの駆動電流が向上し、全体のトランジスタ密度が向上すると広く考えられています。 ここでは、16 Ge を積層したナノワイヤ FET の製造と特性評価を示します。_0.95Si_0.05 ナノワイヤと積層型 12 Ge_0.95Si_0.05 寄生チャネルのないナノワイヤ。 デバイスのオン電流は高くなります (I_ON) オーバードライブ電圧 (V) でスタックあたり 190 μA (チャネル フットプリントあたり 9400 μA/μm)_OV) = ドレイン・ソース間電圧 (V_DS) = 0.5 V と高い最大相互コンダクタンス (G_m、最大) V で 490μS (24000μS/μm)_DS = 報告されている Si/Ge/GeSi 0.5D nFET の間では 3 V。 トランジスタの性能は、CV/I として表される遅延によって評価できることに注意してください。 トランジスタ I が_ON が改善されると、スタンダードセルの遅延が低減され、回路の高速動作が可能になります。 閾値以下のスロープの減少と I_ON/I_オフ 改善は寄生チャネルの除去によって達成されます。 テクノロジコンピュータ支援設計 (TCAD) シミュレーションでは、ラップアラウンド接点はチャネル間の電流差を減らすのに役立ちます。 トランジスタの高さを適切に設計すれば、ゲート遅延も改善できます。」

見つける テクニカルペーパーはこちら。 2023 年 XNUMX 月に発行。

チェン、YR、劉、YC、リン、HC。 他。 高度に積層された GeSi ナノワイヤ電界効果トランジスタの製造と性能。 Commun Eng 2、77 (2023)。 https://doi.org/10.1038/s44172-023-00126-8

関連レディング
デザイナーが GAA について知っておくべきこと
ゲートオールアラウンドは finFET を置き換える予定ですが、それ自体に一連の課題と未知の点が伴います。

• SEO を活用したコンテンツと PR 配信。 今日増幅されます。
• PlatoData.Network 垂直生成 Ai。 自分自身に力を与えましょう。 こちらからアクセスしてください。
• プラトアイストリーム。 Web3 インテリジェンス。 知識増幅。 こちらからアクセスしてください。
• プラトンESG。 カーボン、 クリーンテック、 エネルギー、 環境、 太陽、 廃棄物管理。 こちらからアクセスしてください。
• プラトンヘルス。 バイオテクノロジーと臨床試験のインテリジェンス。 こちらからアクセスしてください。
• 情報源： https://semiengineering.com/highly-stacked-nanowire-fets-to-enhance-drive-current-and-transistor-density/