効果的なミックスシグナルモデルの開発。検証におけるイノベーション - Semiwiki

プラトン再発行

フォロワー： 0

デジタル回路とアナログ回路間の相互作用がより密接に絡み合うにつれて、ミックスドシグナルモデリングの重要性が増しています。このレベルのモデリングは、アナログコンポーネントの十分に正確かつ高速な動作モデルに大きく依存します。 Paul Cunningham (上級副社長/GM、Cadence の Verification)、Raúl Camposano (シリコンカタリスト、起業家、元 Synopsys CTO、現在 Silvaco CTO) と私は研究アイデアに関するシリーズを続けています。いつものように、フィードバックは大歓迎です。

ミックスドシグナルモデル

イノベーション

今月のおすすめはミックスドシグナル SoC の迅速な検証。この論文は、2021 Journal of the Solid-State Circuits Society に発表されました。著者はスタンフォード大学、ソウル大学、Scientific Analog の出身です。

ミックスドシグナルに関する最近の SemiWiki ブログは多大な関心を集めており、これがさらに研究する価値のある分野であることを示唆しています。効果的な混合信号検証を実現するための重要なステップは、イベント駆動型シミュレーションに適したアナログ機能の正確な混合レベル動作モデル、さらにはハードウェアエミュレーションでの展開用の合成可能なモデルを開発することです。この論文では、モデルを生成するためのテンプレートベースのアプローチと、アナログ動作をイベントベースの接続に補間する XNUMX つの方法、つまりオーバーサンプリングと特徴ベクトル (実数モデル) を使用したイベントドリブンモデリングについて説明します。

著者らは、高速リンクシミュレーションおよびエミュレーションへのアプリケーションを実証し、優れた結果をもたらします。 ADC での Spice シミュレーションと Verilog シミュレーションを比較すると、結果が密接に一致しており、桁違いに高速に実行されていることがわかります。エミュレーションベースのモデリングにより、その速度がさらに桁違いに向上します。

ポールの見解

今月は、アナログ検証の世界と、デジタル検証との「ミックスシグナル」交差点への大きな文脈の入れ替わりが起こります。この論文は権威あるジャーナルの招待論文であり、エミュレータ上でもデジタルシミュレーションに追いつき、驚くほど高い精度で実行できるアナログ回路の抽象化モデルを構築するための最先端の技術が美しくまとめられています。

アナログの世界では、すべてが滑らかで通常は振動しており、意図した入出力動作は、最初に入出力波形を周波数領域に変換することによって説明されることがよくあります。アナログシミュレーションのゴールドスタンダードは Spice であり、保証された誤差許容範囲内で回路内のすべてのポイントの電圧についてデバイスレベルの微分方程式を反復的に解きます。デジタルシミュレーションと比較すると、Spice は数千倍遅いです。

高速抽象アナログモデルを作成する一般的なアプローチは、入力波形の離散時間サンプリングを実行し、DSP のようなロジック (離散時間フィルターなど) を使用して適切な離散時間サンプリングされた出力波形を生成することです。これらの離散時点間の信号値は、必要に応じて、線形またはスプラインベースの補間を使用して生成できます。

著者らは、エレガントなモデル生成言語と、この言語からシミュレート可能なモデルとエミュレート可能なモデルの両方を生成するコンパイラを備えた完全なオープンソースフレームワークを紹介します。彼らは、スプラインベースの内挿を備えた適応型タイムステップサンプリング手法を使用し、16nm 高速 SERDES リンク PHY 上のフレームワークを使用して信頼性の高いケーススタディに取り組んでいます。 Spice から抽象化されたモデルを使用したデジタル CPU ベースのシミュレーションに移行すると、13,000 倍の高速化が達成されます。モデルを FPGA に配置すると、さらに 300 倍のスピードアップが得られました。ニース。

ラウルの見解

ミックスシグナル SoC の検証は、とりわけ、デジタル部分を検証するために十分なテストベクトルを実行する (通常はイベント駆動型シミュレータまたはエミュレータ上で行う) ため、回路シミュレータでアナログ部分をシミュレートするには法外な時間がかかるため、課題です。解決策は、アナログ動作モデルを作成することです。今月の論文では、これらのモデルを作成するためのいくつかのアプローチをレビューし、AMS エミュレーション用の最初の完全なオープンソースフレームワークであると著者が信じているものを紹介します。これは、Solid-State Circuits Society の IEEE オープンジャーナルへの招待論文であり、そのため大きな文章はアナログ設計と検証に関するチュートリアルのように読めます。このブログでこれまでに行ったこととはまったく異なります。読者がその恩恵を十分に受けられるようにするには、アナログのノウハウが必要です (例: ラプラス領域、z 変換、PLL、位相補間器、ナイキストレート、ジッターなど)。

アナログ回路の機能モデルは、離散時間で入力を受け取り、出力を生成します。波形は、スプライン点 (このホワイトペーパーで使用されるアプローチ) または複素指数関数の合計を使用して、区分的定数関数または区分的線形関数を使用してモデル化できます。時間は、離散時間 (サンプリングまたはオーバーサンプリング) または区分線形モデリング (ここで使用) としてモデル化されます。実際の回路モデルは、テンプレートのライブラリから組み立てられます。著者らはこれらすべてを以下で構成されるシステムにまとめました: 1) 合成可能な AMS モデルを生成するための Python ツール。ユーザーが AMS ブロックを微分方程式、ネットリスト、伝達関数、またはスイッチシステムなどとして記述することを可能にする一連の関数を提供します。固定小数点または浮動小数点、および 2) FPGA ボードのシミュレーターのような抽象化。エミュレーションタイムステップ、エミュレーションクロック速度、テストインターフェイスを管理し、EDA ツールを使用して FPGA エミュレーションビットストリームを生成するエミュレーションインフラストラクチャを提供します。

重要なのは、回路シミュレーションを使用するのではなく、回路モデルを機能モデルに置き換えることです。 DragonPHY と呼ばれる高速リンクレシーバーの場合、Verilog 対 Spice シミュレーションの速度は 12,800 倍であり、十分な精度が得られます。しかし、この高速化でも、安定するまでに 100,000 サイクルかかる可能性があるフィードバックループを使用してクロックリカバリループやチャネルイコライゼーションループをシミュレートしたり、ビット誤り率 (BER) をテストしたりするには十分ではありません。合成可能でエミュレーションに組み込めるようにモデルを変更すると、さらに 5000 倍の速度向上が得られ、BER を 7.5% 以内で計算するには十分です。印象的な！