チップレットの採用は IP の採用を模倣するのでしょうか? - Semiwiki

プラトン再発行

フォロワー： 0

過去 25 年間の半導体業界の拡大を見ると、あらゆるアプリケーションでの設計 IP の採用が成功の主要な要因の 100 つであるように見えます。シリコンテクノロジーは 250 年の 2018nm から 3nm まで、2 倍の驚異的な発展を遂げています。私たちは、チップレットベースのアーキテクチャへの移行が、2023 年代に SoC チップベースのアーキテクチャと設計 IP の大量使用が果たしたのと同じ役割を果たすことになると予測しています。

問題は、チップレットの採用時期をどのように正確に予測するか、そしてこの革命を可能にする鍵となるものは何かということです。イノベーション理論の普及が予測を微調整し、どのタイプのアプリケーションが推進力となるかを判断するのに役立つかどうかを見ていきます。業界での迅速な導入を可能にし、IA やスマートフォンアプリケーションプロセッサなどのアプリケーションを迅速に推進する、チップ間相互接続プロトコルの標準仕様が最大の実現要因であるように見えますが、特に EDA ツールの効率化や新しいテクノロジーのパッケージ化、専用ファブの作成などが確実に鍵となります。

はじめに: チップレット技術の出現

2010 年から 50 年間で、ムーアの法則の利点が崩れ始めました。ムーアの法則によると、トランジスタ密度は 20 年ごとに XNUMX 倍になり、計算コストは対応して XNUMX% 縮小します。ムーアの法則の変化は、平面デバイスから Finfet へのトランジスタ構造の進化により、設計の複雑さが増したことによるものです。 Finfet では、デバイスの寸法を XNUMX nm ノード未満にするために、リソグラフィ用に複数のパターニングが必要です。

この 700 年の終わりに、主にデータセンターの急増と、生成および処理されるデータの量により、コンピューティングのニーズが爆発的に増加しました。実際、人工知能 (AI) や機械学習 (ML) などの技術の導入により、増え続けるデータの処理に使用されており、サーバーのコンピューティング能力が大幅に向上しています。サーバーにはさらに多くの CPU コアが追加され、グラフィックスには使用されなくなった ML 専用に使用される大型の GPU が統合され、カスタム ASIC AI アクセラレータまたは補完的な FPGA ベースの AI 処理が組み込まれています。初期の AI チップ設計は、より大きなモノリシック SoC を使用して実装されており、その一部はレチクルによって課せられるサイズ制限 (約 XNUMXmm) に達していました。².

現時点では、より小さな SoC とさまざまなコンピューティングおよび IO チップレットに分散することが正しい解決策であるように見えます。 Intel、AMD、Xilinx などのいくつかのチップメーカーは、量産に入る製品にこのオプションを選択しています。 The Linley Group の優れたホワイトペーパー「チップレットが急速に普及: 大型チップが小型化する理由」では、このオプションがモノリシック SoC と比較して、大型化による歩留まりの影響によりコストの向上につながることが示されています。これらのチップメーカーは同種チップレットを設計しましたが、Universal Chiplet Interconnect Express (UCIe) IP などの相互接続規格の出現と採用により、異種チップレットの採用が容易になりました。

業界がより高いパフォーマンスを求め続ける中、より新しく高速なプロトコル標準の進化は加速しています。残念ながら、さまざまな標準が単一の組織によって同期されていません。新しい PCIe 標準は、新しいイーサネットプロトコル標準より 5 年 (またはそれ以上) 早く、または遅くなる可能性があります。ヘテロジニアス統合を使用すると、シリコンプロバイダーは、関連するチップレットの設計のみを変更するだけで、急速に変化する市場に適応できます。高度な SoC 設計の製造には 4nm、3nm、または XNUMXnm プロセスノードに多額の設備投資が必要であることを考慮すると、チップレットアーキテクチャの影響は半導体分野における将来のイノベーションを推進する上で多大です。

異種チップレット設計により、システムの残りの部分は変更せずに、関連するチップレットのみを変更または追加することで、さまざまなアプリケーションや市場セグメントをターゲットにすることができます。再設計はチップレットを収容するために使用されるパッケージ基板にのみ影響を与えるため、大幅に少ない投資で、新しい開発をより迅速に市場に投入できる可能性があります。たとえば、コンピューティングチップレットを TSMC 5nm から TSMC 3nm に再設計して、システムの残りの部分を変更せずに、より大規模な L1 キャッシュやより高性能な CPU や CPU コア数を統合できます。 SerDes を統合するチップレットは、新しいプロセスノードでの高速化のために再設計され、より多くの IO 帯域幅を提供して市場でのポジショニングを向上させることができます。

異種チップレットを使用すると、システムを更新する際の市場投入までの時間 (TTM) が向上し、チップレットで設計されている場合はシステムの一部を変更せずに再利用できます。これは、一部の機能チップレットを最先端のノードよりも安価な、あまり高度でないノードに維持する場合のコストを最小限に抑える方法でもあります。しかし、主な疑問は、チップレット技術が半導体市場の重要な部分を生み出す時期を予測することです。チップレットと IP は類似しており、成功するにはどちらも NIH 症候群を打破する必要があるため、IP 導入の歴史を確認します。イノベーション理論と定義されたカテゴリー (イノベーター、アーリーアダプターなど。以下の図を参照) を使用して、チップレット採用の主な原因を抽出し、予測を構築します。

図 1: イノベーション理論 (注意事項)

1991 年から 2018 年までの ARM CPU IP 採用と 1995 年から 2027 年までの IP 採用履歴をレビューし、この採用率がイノベーション理論とどのように一致しているかを確認します。

テクノロジーとマーケティング関連の理由を検討しながら、なぜチップレットの採用が促進されるのかを説明します。