ניתוח רשת אספקת חשמל בעיצוב DRAM

הועלה מחדש על ידי אפלטון

עוקב: 0

קריירת עיצוב ה-IC שלי התחילה עם עיצוב DRAM עוד בשנת 1978, אז עקבתי אחר ההתפתחויות בתחום זה של עיצוב זיכרון כדי לציין את אתגרי העיצוב, עדכוני התהליך והחידושים לאורך הדרך. סינופסיס אירחה את א סימפוזיון טכנולוגיית זיכרון בנובמבר 2022, והייתה לי הזדמנות לצפות במצגת של מהנדסי SK hynix, Tae-Jun Lee ובונג-Gil Kang. שבבי DRAM הגיעו לקיבולת גבוהה ולקצבי נתונים מהירים של 9.6 גיגה-ביט לשנייה, כמו לאחרונה LPDDDR5T הודעה ב-25 בינואר. ניתן להגביל את קצבי הנתונים על ידי השלמות של רשת אספקת החשמל (PDN), אך ניתוח של DRAM בשבב מלא עם PDN יאט יותר מדי את זמני הסימולציה.

שיא רוחב הפס של הזיכרון לכל ערוצי x64 הראה צמיחה מתמדת לאורך מספר דורות:

DDR1, 3.2 GB/s באספקת 2.5V
DDR2, 6.4 GB/s באספקת 1.8V
DDR3, 12.8 GB/s באספקת 1.5V
DDR4, 25.6 GB/s באספקת 1.2V
DDR5, 51.2 GB/s באספקת 1.1V

אתגר גדול בעמידה ביעדי התזמון האגרסיביים הללו הוא שליטה בבעיות נפילת IR טפיליות הנגרמות במהלך פריסת ה-IC של מערך ה-DRAM, ומוצג להלן עלילה של נפילת IR כאשר הצבע האדום הוא אזור עם נפילת המתח הגבוהה ביותר, אשר בתורו מאט את ביצועי הזיכרון.

חלקת נפילת IR מינימום — עלילת ירידת IR של מערך DRAM

הטפילים שחולצו עבור IC נשמרים בפורמט קובץ SPF, והוספת הטפילים הללו עבור ה-PDN לרשימת SPICE Netlist גורמת לסימולטור המעגלים להאט בפקטור של 64X, בעוד שמספר רכיבי ה-RC הטפיליים שנוספו על ידי ה-PDN הוא פי 3.7 יותר מסתם טפילי אותות.

ב-SK hynix הם הביאו גישה פרגמטית לצמצום זמני הריצה של הסימולציה בעת שימוש ב- PrimeSim™ Pro סימולטור מעגלים על רשימות SPF כולל PDN באמצעות שלוש טכניקות:

חלוקה של ה-netlist בין Power ואותות אחרים
הפחתת רכיבי RC ב-PDN
שליטה בסובלנות לאירועי סימולציה

PrimeSim Pro משתמש במחיצות כדי לחלק את רשימת הרשת בהתבסס על קישוריות, וכברירת מחדל, ה-PDN והאותות האחרים ישתלבו ויצרו מחיצות גדולות מאוד, מה שבתורו האט את זמני הסימולציה יותר מדי. כך נראתה המחיצה הגדולה ביותר עם הגדרות ברירת המחדל של סימולטור:

המחיצה הגדולה ביותר לפני דקות — המחיצה הגדולה ביותר, הגדרות ברירת מחדל

אפשרות ב- PrimeSim Pro (primesim_pwrblock) שימש כדי לקצץ את גודל המחיצה הגדולה ביותר, להפריד בין ה-PDN לאותות אחרים.

המחיצה הגדולה ביותר לאחר דקות — המחיצה הגדולה ביותר, באמצעות אפשרות: primesim_pwrblock

ל-PDN שחולץ בפורמט SPF היו יותר מדי רכיבי RC, מה שהאט את זמני הריצה של סימולציית המעגל, כך שאופציה נקראת primesim_postl_rcred שימש להפחתת רשת ה-RC, ובמקביל לשמר את הדיוק. אפשרות הפחתת RC הצליחה להקטין את מספר רכיבי ה-RC עד 73.9%.

סימולטורים של מעגלים כמו PrimSim Pro משתמשים במתמטיקה מטריצה כדי לפתור זרם ומתחים במחיצות ה-Netlist, כך שזמן הריצה קשור ישירות לגודל המטריצה ולתדירות שבה שינוי מתח דורש חישוב מחדש. אפשרות הסימולטור primesim_evtgrid_for_pdn היה בשימוש, והוא מפחית את מספר הפעמים שצריך לפתור מטריצה בכל פעם שיש שינויי מתח קטנים ב-PDN. בתרשים למטה המוצג בסגול יש X בכל נקודת זמן שבה נדרש פתרון מטריצות ב-PDN כברירת מחדל, ולאחר מכן מוצגים בלבן משולשים בכל נקודת זמן שבה נעשה שימוש בפתרון מטריצות עם אפשרות הסימולטור. המשולשים הלבנים מתרחשים בתדירות נמוכה בהרבה מאלו של ה-X הסגול, מה שמאפשר מהירויות סימולציה מהירות יותר.

בקרת אירועי חשמל מינימום — Power Event Control, באמצעות אפשרות: primesim_evtgrid_for_pdn

אפשרות אחרונה לסימולטור FineSim Pro ששימשה לצמצום זמני ריצה הייתה primesim_pdn_event_control=a:b, וזה עובד על ידי החלת מקור כוח אידיאלי עבור a:b, וכתוצאה מכך פחות חישוב מטריצות עבור PDN.

שיפורי זמן הריצה של הסימולציה על ידי שימוש בכל האפשרויות של FineSim Pro בשילוב היו מהירות של 5.2X.

<br> סיכום

מהנדסים ב-SK hynix השתמשו גם בסימולטורים של מעגלים FineSim וגם של PrimeSim לצורך ניתוח בתכנוני שבבי הזיכרון שלהם. שימוש בארבע אפשרויות ב-PrimeSim Pro סיפק שיפורי מהירות מספיקים כדי לאפשר ניתוח PDN בשבב מלא עם טפילי SPF כלולים. אני מצפה ש-Synopsys תמשיך לחדש ולשפר את משפחת סימולטורי המעגלים שלהם כדי לעמוד באתגרים ההולכים וגדלים של שבבי זיכרון וסגנונות עיצוב אחרים של IC.