Synopsys מאיץ את הצלחת הסיליקון במעבר ראשון עבור ה-Networking SoC של Banias Labs

הועלה מחדש על ידי אפלטון

עוקב: 0

בניאס לאבס היא חברת מוליכים למחצה המפתחת פתרונות תשתית לתקשורת מהדור הבא. שוק היעד שלה הוא שוק תשתיות המחשוב בעלות ביצועים גבוהים, כולל מרכז נתונים בקנה מידה גבוה, רשתות, AI, מודול אופטי ו-SoCs מתגי Ethernet עבור עיצובי מחשוב בעלי ביצועים גבוהים. SoCs אלה דורשים עיצובי Ethernet במהירות גבוהה ופתרונות עם אחזור נמוך כדי לספק ביצועי מערכת מוגברים ולהאיץ את זמן היציאה לשוק. החברה פיתחה DSP SoC אופטי בטכנולוגיית תהליך 5nm כדי לענות על הדרישות של שוק זה.

תמונה לתיאור SoC אופטי

SoC אופטי DSP הוא סוג מיוחד של מערכת-על-שבב (SoC) המיועד לשימוש במערכות תקשורת אופטיות מהירות. בנוסף ל-DSP, ה-DSP האופטי SoC כולל בדרך כלל בלוקי IP של ממשק מהיר, כגון Ethernet PHY IP, PCIe IP ובקרי זיכרון DDR. סוגים אלה של SoCs מאפשרים העברות נתונים במהירות גבוהה בהשהיות נמוכות לעיבוד אותות בזמן אמת. הם נועדו גם למזער את צריכת החשמל, מה שהופך אותם לאידיאליים עבור יישומים הדורשים פעולה יעילה עם בעיות תרמיות מופחתות. עם היתרונות מגיעים גם אתגרים. הדרישות המיוחדות של מערכות תקשורת אופטי הופכות את תכנון SoC אופטי DSP למאתגר יותר מאשר תכנון SoC רגיל.

אתגרי יישום

האתגרים נעים סביב מורכבות העיצוב, דרישות הכוח והביצועים המחמירות והצורך לעמוד בתקנים שונים בתעשייה. השילוב של מספר בלוקים של IP כולל מעבד DSP, Ethernet PHY IP ובלוקים מותאמים אישית אחרים דורש תכנון ואימות קפדניים. ממשקים מהירים נוספים כגון PCIe ו-DDR מוסיפים עוד למורכבות העיצוב. הממשקים המהירים ובלוקי ה-IP המרובים במערכת יכולים ליצור עיוות אות, דיבור צולב והפרעות אלקטרומגנטיות, שיכולות להשפיע על ביצועי המערכת ואמינותם. יש לבצע ניתוח ואופטימיזציה של שלמות אותות והספק מוקדם במחזור התכנון כדי להבטיח שהמערכת תוכל לעמוד בדרישות הביצועים והאמינות שלה. לבסוף, עמידה בדרישות הזמן לשוק עשויה להיות מאתגרת. שוק תשתיות המחשוב עתירות הביצועים מתפתח במהירות, וצוותי פיתוח SoC צריכים לספק את העיצובים שלהם במהירות כדי להקדים את המתחרים.

איך מגיעים ל-First Pass Silicon Success

התגברות על האתגרים שהוזכרו לעיל דורשת גישה מקיפה. אחד המרכיבים הקריטיים של פתרונות בעלי ביצועים גבוהים עם זמן אחזור נמוך הוא ה-Ethernet PHY IP. ה-Ethernet PHY IP אחראי על ממשק השכבה הפיזית בין ה-SoC לרשת ה-Ethernet. ה-IP חייב לתמוך בממשקי Ethernet מהירים, כולל 10G, 25G, 40G, 50G, 100G, 200G, 400G ו-800G, ולספק זמן אחזור נמוך וצריכת חשמל נמוכה. בנוסף, ה-IP חייב לתמוך בתקנים שונים, כולל IEEE 802.3 ו-Ethernet Alliance. מרכיב חשוב נוסף הוא חבילת העיצוב של EDA. חבילת העיצוב של EDA חייבת לספק פתרון מקיף לתכנון ואימות ה-SoC, כולל אופטימיזציה של הספק, ניתוח ביצועים, אופטימיזציה של שטח וניתוח תפוקה. במידה, חבילת העיצוב של EDA כוללת תכונות מתקדמות, כגון בינה מלאכותית (AI) ולמידת מכונה (ML), מה טוב יותר עבור פרודוקטיביות משופרת וזמן יציאה לשוק מופחת.

Synopsys מאיץ את הצלחת הסיליקון הראשונה

Synopsys מציעה פתרונות הנותנים מענה לאתגרים הייחודיים של פיתוח SoCs עבור שוק תשתיות המחשוב עתירות הביצועים. החברה מספקת פתרון IP מקיף הכולל בדיקת היתכנות ניתוב, הנחיות מצע אריזה, מודלים של שלמות אותות והספק, וניתוח הצלבות יסודי. זה הכרחי כדי להתמודד עם אתגרי האותות ושלמות ההספק העומדים בפניהם בעת פיתוח SoC DSP אופטי. 112G Ethernet PHY IP של Synopsys מציע זמן אחזור נמוך, אורכי הגעה גמישים ובגרות בטכנולוגיית תהליך של 5nm, מה שהופך אותו לפתרון אידיאלי עבור מרכז נתונים בקנה מידה גבוה, רשתות, AI, מודול אופטי ו-SoCs מתגי Ethernet. בנוסף, Synopsys מציעה חבילת עיצוב של EDA שמספקת תוצאות באיכות גבוהה עם אופטימיזציה של הספק, ביצועים, שטח ותפוקה. חבילת ה-EDA Design מונעת בינה מלאכותית של Synopsys מספקת פתרונות להגברת ביצועי המערכת ולהאצת זמן היציאה לשוק, מה שהופך אותה למרכיב חיוני בפתרון מוצלח לשוק תשתיות המחשוב עתירות הביצועים.

<br> סיכום

Synopsys מספקת פתרונות בעלי ביצועים גבוהים עם אחזור נמוך, המאיצים את הפיתוח של מתג Ethernet ורשתות SoC מתקדמים. למידע נוסף על פתרונות ה-IP המקיפים של Synopsys, ה-EDA Design Suite המקיף שלהם וחבילת ה-AI-Enhanced EDA שלהם, בקר בעמודים הבאים.

פתרונות ה-IP המקיפים של Synopsys

Suite EDA המקיף של סינופסיס

חבילת עיצוב EDA מונעת בינה מלאכותית של Synopsys