I chiplet hanno semplificato un'area del design ma hanno aperto il vaso di Pandora su un altro fronte. La complessità della simulazione di ciascuno chiplet è inferiore, ma ora l'interconnessione da chiplet a chiplet è diventata complessa. Le persone stanno sperimentando diversi protocolli di interconnessione, variazioni di UCIe, modificando le impostazioni UCIe, velocità dell'interfaccia, numero di livelli fisici e così via. Ora aggiungi al mix standard legacy come AXI, nuovi protocolli come PICe6.0 e coerenza della cache.
Tutto sommato, questo crea una serie completamente nuova di esperimenti. Uno per il quale l'emulazione tradizionale e la modellazione RTL non funzioneranno. È necessario innanzitutto dedicare uno sforzo al compromesso dell'architettura, non solo alla selezione dei componenti. Ciò significa che dovrai condurre analisi del traffico, partizionamento delle applicazioni, dimensionamento del sistema e impatto dei diversi tipi di livello fisico. Inoltre, a seconda dell'applicazione, il benchmark sarà molto diverso.
La specifica UCIe è nuova e non esistono parametri di riferimento chiari. Inoltre, le specifiche UCIe forniscono solo indicazioni su latenza e potenza. Entrambi sono requisiti rigorosi. Ciò significa che uno studio dell'area di potenza e prestazione è evitabile. Poiché si dispone di una conversione protocollo-protocollo-protocollo come da PCIe 6.0 a UCIe in AXI, la configurazione di modellazione è complessa.
Una soluzione è esaminare la modellazione del sistema utilizzando VisualSim da mirabilis Progetto. Hanno recentemente lanciato un modello IP a livello di sistema UCIe e dimostreranno una serie di casi d'uso dell'interconnessione al Vertice Chiplet. Per guidare i progettisti, hanno pubblicato una guida con molti casi d'uso, risultati attesi in termini di prestazioni energetiche e opzioni di ottimizzazione. Hanno sia una presentazione cartacea che uno stand al Summit. Spero di vedervi lì!
Inoltre, ecco il collegamento per un documento che le persone possono ottenere: Modellazione delle prestazioni di un sistema informatico eterogeneo basato sull'architettura di interconnessione UCIe
Abstract:
I complessi progetti di chip odierni nei nodi all'avanguardia sono generalmente costituiti da più die (o chiplet). L’approccio consente stampi di diversi produttori o processi, nonché IP riutilizzabili. I progettisti necessitano di un modello a livello di sistema per valutare diverse implementazioni di situazioni così complesse.
Un sistema di esempio è costituito da un chiplet I/O, un chiplet core a basso consumo, un chiplet core ad alte prestazioni, un chiplet audio-video e un chiplet analogico, interconnessi utilizzando lo standard Universal Chiplet Interconnect Express (UCIe).
Il nostro team ha considerato diversi scenari e configurazioni, inclusi pacchetti avanzati e standard, vari profili di traffico e risorse e un timer per estendere la portata e valutare gli eventi in timeout. Identificare i punti di forza e di debolezza dell'interconnessione UCIe per le applicazioni di missione ci ha aiutato a ottenere la configurazione ottimale per ciascun sottosistema per soddisfare i requisiti di prestazioni, potenza e funzionalità.
Informazioni su Mirabilis Design Inc.
Mirabilis Design è una società di software della Silicon Valley che fornisce software e soluzioni di formazione per identificare ed eliminare i rischi nelle specifiche del prodotto, prevedendo con precisione le risorse umane e di tempo necessarie per sviluppare il prodotto e migliorare la comunicazione tra diversi ingegneri
squadre.
VisualSim Architect combina proprietà intellettuale, modellazione a livello di sistema, simulazione, analisi ambientale e modelli di applicazione per migliorare significativamente la costruzione del modello, la simulazione, l'analisi e la verifica RTL. L'ambiente consente ai progettisti di convergere rapidamente verso un progetto che soddisfi una serie diversificata di requisiti di tempo e potenza interdipendenti. Viene utilizzato molto presto nel processo di progettazione parallelamente (e come ausilio) alla specifica scritta e prima di un'implementazione (ad esempio, RTL, codice software o schema) del prodotto.
Leggi anche:
Mappatura di SysML all'architettura hardware
Corsi di progettazione basata su modelli per studenti
Condividi questo post tramite:
- Distribuzione di contenuti basati su SEO e PR. Ricevi amplificazione oggi.
- PlatoData.Network Generativo verticale Ai. Potenzia te stesso. Accedi qui.
- PlatoAiStream. Intelligenza Web3. Conoscenza amplificata. Accedi qui.
- PlatoneESG. Carbonio, Tecnologia pulita, Energia, Ambiente, Solare, Gestione dei rifiuti. Accedi qui.
- Platone Salute. Intelligence sulle biotecnologie e sulle sperimentazioni cliniche. Accedi qui.
- Fonte: https://semiwiki.com/ip/mirabilis-design-ip/341339-chiplets-open-pandoras-box/
- :ha
- :È
- :non
- a
- preciso
- con precisione
- Raggiungere
- aggiungere
- Avanzate
- aiuto
- consente
- lungo
- anche
- an
- .
- ed
- Un altro
- Applicazioni
- applicazioni
- approccio
- architettura
- SONO
- RISERVATA
- AS
- At
- basato
- BE
- diventare
- prima
- Segno di riferimento
- parametri di riferimento
- fra
- entrambi
- Scatola
- ma
- nascondiglio
- Materiale
- Può ottenere
- casi
- patata fritta
- pulire campo
- codice
- combina
- Comunicazione
- azienda
- completamente
- complesso
- complessità
- componenti
- informatica
- Segui il codice di Condotta
- Configurazione
- considerato
- consiste
- costruzione
- converge
- Conversione
- Nucleo
- Corsi
- crea
- dimostrando
- Dipendente
- Design
- processo di progettazione
- designer e gli illustratori veneziani,
- disegni
- sviluppare
- diverso
- paesaggio differenziato
- durante
- ogni
- Presto
- sforzo
- eliminato
- emulazione
- Abilita
- Ambiente
- valutare
- eventi
- esempio
- previsto
- sperimentazione
- esperimenti
- esprimere
- estendere
- Nome
- Nel
- da
- anteriore
- funzionale
- generalmente
- ottenere
- guida
- guida
- Hardware
- Avere
- aiutato
- qui
- Alte prestazioni
- speranza
- Come
- Tutorial
- HTTPS
- umano
- i
- identificare
- identificazione
- Impact
- implementazione
- implementazioni
- competenze
- in
- Compreso
- intellettuale
- proprietà intellettuale
- interconnesso
- Interfaccia
- IP
- IT
- jpg
- ad appena
- Latenza
- lanciato
- strato
- galline ovaiole
- Eredità
- Livello
- piace
- LINK
- Guarda
- lotti
- Basso
- inferiore
- Produttori
- max-width
- significare
- si intende
- Soddisfare
- Soddisfa
- Missione
- scelta
- modello
- modellismo
- modellismo
- multiplo
- Bisogno
- New
- no
- nodi
- adesso
- numero
- ottenere
- of
- on
- ONE
- esclusivamente
- aprire
- ha aperto
- ottimale
- ottimizzazione
- Opzioni
- or
- Packages
- Carta
- Parallel
- performance
- Fisico
- Platone
- Platone Data Intelligence
- PlatoneDati
- Post
- energia
- previsione
- presentazione
- processi
- i processi
- Prodotto
- Profili
- proprietà
- protocolli
- fornisce
- fornitura
- pubblicato
- rapidamente
- raggiungere
- Leggi
- recentemente
- necessario
- Requisiti
- Risorse
- Risultati
- riutilizzabile
- Rischio
- Scenari
- vedere
- Selezione
- set
- impostazioni
- flessibile.
- alcuni
- significativamente
- Silicio
- Silicon Valley
- semplificata
- simulazione
- situazioni
- So
- Software
- soluzione
- Soluzioni
- specificazione
- velocità
- spendere
- Standard
- standard
- punti di forza
- rigoroso
- Studio
- tale
- Vertice
- sistema
- team
- modelli
- che
- Il
- Là.
- di
- questo
- tempo
- a
- tradizionale
- traffico
- Training
- Tipi di
- universale
- us
- uso
- utilizzato
- utilizzando
- Valle
- variazioni
- Convalida
- molto
- via
- debolezza
- WELL
- quale
- volere
- con
- Lavora
- scritto
- Tu
- zefiro