Memasangkan Inti RISC-V Dengan NoCs Mengikat Protokol SoC Bersama - Semiwiki

Diterbitkan Ulang Oleh Plato

Followers: 0

Desainer memiliki banyak cara untuk membedakan solusi RISC-V. Satu jalur diluncurkan ke berbagai penyesuaian dan ekstensi inti RISC-V sesuai spesifikasi. Fokus lainnya adalah memilih dan merakit blok IP dalam desain system-on-chip (SoC) lengkap di sekitar satu atau lebih inti RISC-V. Yang ketiga sedang muncul: menghubungkan inti RISC-V dan blok IP lainnya dengan network-on-chip (NoC) alih-alih struktur bus sederhana. Dan ini bukan hanya pada level tinggi – memasangkan inti RISC-V dengan NoC menjawab banyak tantangan desain SoC di mana data harus mengalir secara efisien dalam beban kerja apa pun menggunakan protokol on-chip apa pun.

Tingkat kinerja berubah dengan skema interkoneksi tingkat lanjut

Menghitung gerbang, inti, dan blok periferal saja tidak lagi menggambarkan potensi kinerja desain SoC. Skema interkoneksi kini menentukan batas antara tingkat kinerja SoC, menurut Semico Research, dan tingkat baru telah terbuka di mana interkoneksi berubah dari struktur bus sederhana menjadi skema yang lebih canggih.

Definisi Semico yang diperbarui mengakui tiga kekuatan yang bekerja: desain multicore yang mudah meresap, standar yang lebih tinggi untuk apa yang dianggap sebagai desain yang kompleks, dan garis kabur antara “mikrokontroler” dan “SoC.” Dalam pandangan terbaru Semico, gagasan jumlah gerbang sebagai metrik menghilang karena satu inti prosesor modern dapat menyeret banyak gerbang bersamanya. Kompleksitas menjadi fungsi interkoneksi, bervariasi menurut subsistem dan blok IP yang beragam.

Tingkatan kinerja semico

Tingkat kinerja SoC, gambar milik Semico Research Corp.

Jika bus sederhana dapat digunakan, kemungkinan merupakan bagian dengan inti prosesor tunggal dan periferal siklus tugas rendah yang tidak terus-menerus bersaing untuk mendapatkan bus, Semico melihat tingkat pengontrol komoditas. Apa pun di atas itu akan menjadi SoC, mungkin dengan setidaknya beberapa periferal yang berjuang untuk mendapatkan bandwidth on-chip dan perhatian dari inti prosesor. Tingkat SoC yang lebih tinggi memiliki banyak inti dan beberapa subsistem IP, masing-masing dengan teknologi interkoneksi yang disesuaikan.

NoC mengambil lebih banyak protokol dan subsistem

RISC-V dengan cepat meningkatkan tingkat kinerja ini seiring dengan munculnya core yang lebih kuat, dengan penerapan yang sama pada skala Semico kelas bawah. Namun, perancang RISC-V mungkin memiliki lebih sedikit pengalaman dalam skema interkoneksi kompleks yang terlihat pada tingkat yang lebih tinggi. “TileLink mungkin merupakan pemikiran pertama untuk interkoneksi RISC-V, namun mungkin sulit digunakan dalam skenario yang lebih kompleks,” kata Frank Schirrmeister, VP Solusi dan Pengembangan Bisnis untuk Arteris.

Kekuatan super NoC adalah kemampuannya untuk menghubungkan subsistem menggunakan protokol yang berbeda, dan perancang SoC kemungkinan besar akan menjalankan beberapa protokol dengan kompleksitas sedang. AXI menyamakan kedudukan untuk koneksi blok IP sederhana. Solusi multicore dengan blok pemrosesan bersama memerlukan koherensi cache, sehingga memunculkan protokol CHI. Berbagi memori I/O membantu membentuk interkoneksi CXL yang lebih cepat. “Ketika tiba waktunya untuk mengoptimalkan komputasi dan transportasi dengan berbagai subsistem dan protokol, NoC adalah solusi yang lebih baik,” lanjut Schirrmeister.

Seperti apa cara memasangkan inti RISC-V dengan NoC? Pelanggan Arteris, Tenstorrent, memberikan gambaran sekilas tentang kemungkinannya. Fokus terbaru mereka adalah menciptakan chiplet yang dapat digunakan kembali yang menggabungkan inti RISC-V, IP akselerasi pembelajaran mesin, dan periferal standar yang ditemukan di banyak aplikasi edge AI. Pada skala besar, implementasi single-die dapat terlihat seperti diagram berikut, menggunakan interkoneksi koheren cache Arteris Ncore dan beberapa segmen interkoneksi non-koheren Arteris FlexNoC.

Chiplet RISC V dengan NoC

gambar milik Arteris

Smart Memory Controller (SMC) menyediakan koneksi memori tingkat server berkinerja tinggi dalam aplikasi intensif memori. “Link chiplet” yang tidak disebutkan namanya mungkin adalah UCIe, spesifikasi yang relatif baru yang dioptimalkan untuk integrasi chiplet yang lebih erat. Ketika interkoneksi subsistem baru muncul, mengadaptasi bagian dari NoC lebih mudah dikelola daripada menghancurkan seluruh struktur chip.

Memasangkan inti RISC-V dengan NoC akan menurunkan risiko dan waktu pemasaran

Jika diagram tersebut terlihat rumit, dan memang benar, mungkin sebagian besar aplikasi RISC-V saat ini tidak terlalu rumit, pertimbangkan ini: chiplet sudah mendorong integrasi jauh lebih tinggi. Bagian multicore RISC-V yang canggih saat ini akan menjadi SoC bernilai tahun depan seiring dengan semakin pesatnya inovasi.

Alat pengembangan Arteris Ncore dan Arteris FlexNoC menghasilkan RTL untuk implementasi, memberikan beberapa keuntungan. Estimasi NoC fisik sangat mudah dilakukan dalam alur kerja EDA. Penyesuaian parameter NoC, seperti jumlah tahapan pipeline, juga hanya berjarak beberapa klik saja di alat EDA. Modifikasi yang disebutkan di atas untuk menambahkan protokol subsistem juga dapat dilakukan dengan mudah. “Di kelas atas, pengguna mendapatkan akses langsung ke keahlian NoC kami,” kata Schirrmeister. “Di tingkat bawah, alat kami mudah digunakan untuk mencapai kesuksesan tahap pertama dan memberikan jalur pertumbuhan untuk proyek-proyek masa depan yang lebih ambisius dengan interkoneksi yang kompleks.”

Memasangkan inti RISC-V dengan NoC menurunkan risiko satu blok IP lagi memasuki desain dan memicu gelombang desain ulang interkoneksi di seluruh chip. Hal ini juga mengurangi waktu pemasaran untuk desain SoC yang kompleks dibandingkan dengan struktur interkoneksi yang dilakukan sendiri. Kami belum membahas manfaat lain dari NoC di sini, seperti bandwidth dan manajemen daya, namun alasan untuk NoC dalam desain RISC-V cukup kuat hanya dengan mempertimbangkan campuran protokol yang beragam.

Kunjungi situs web Arteris untuk informasi lebih lanjut tentang NoC dan produk lainnya.

Bagikan postingan ini melalui: