Chiplets megnyitja Pandora szelencéjét – Semiwiki

Újra kiadta Platón

Követő: 0

Chiplet

A chipletek leegyszerűsítették a tervezés egyik területét, de egy másik fronton kinyitották Pandora szelencéjét. Mindegyik szimulációs összetettsége forgács alacsonyabb, de mostanra a chiplet-chiple összekapcsolás bonyolulttá vált. Az emberek kísérleteznek különböző összekapcsolási protokollokkal, az UCIe változataival, módosítják az UCIe beállításait, az interfész sebességét, a fizikai rétegek számát és így egyet. Most adjon hozzá régi szabványokat, például AXI-t, új protokollokat, például PICe6.0-t és gyorsítótár koherenciáját.

Összességében ez egy teljesen új kísérletsorozatot hoz létre. Olyan, amelynél a hagyományos emuláció és RTL modellezés nem működik. Először is erőfeszítéseket kell tennie az architektúra kompromisszumára, nem csak az összetevők kiválasztására. Ez azt jelenti, hogy forgalomelemzést, alkalmazásparticionálást, rendszerméretezést és a különböző típusú fizikai rétegek hatását kell végeznie. Ezenkívül az alkalmazástól függően a referenciaérték nagyon eltérő lesz.

Az UCIe specifikációja új, és nincsenek egyértelmű referenciaértékek. Ezenkívül az UCIe specifikációja csak útmutatást ad a késleltetésre és a teljesítményre vonatkozóan. Mindkettő szigorú követelmény. Ez azt jelenti, hogy egy Power-Performance-Area tanulmány elkerülhetetlen. Mivel protokoll-protokoll-protokoll konvertálása van, például a PCIe 6.0-ból UCIe-be AXI-ba, a modellezési beállítás összetett.

Az egyik megoldás a rendszermodellezés használata VisualSim ból ből mirabilis Tervezés. Nemrég bevezettek egy UCIe rendszerszintű IP-modellt, és bemutatják az összekapcsolás számos felhasználási esetét a Chiplet csúcstalálkozó. A tervezők útmutatása érdekében egy útmutatót tettek közzé, amely számos felhasználási esetet, a várható teljesítmény-teljesítmény-eredményeket és az optimalizálási lehetőségeket tartalmazza. Papírbemutatójuk és standjuk is van a csúcstalálkozón. Remélem ott találkozunk!

Továbbá itt a link egy papírhoz, amelyet az emberek megszerezhetnek: Egy heterogén számítástechnikai rendszer teljesítménymodellezése az UCIe Interconnect Architecture alapján

Absztrakt:

Napjaink összetett chiptervei az élvonalbeli csomópontokon általában több szerszámból (vagy chipletből) állnak. A megközelítés lehetővé teszi a különböző gyártóktól vagy eljárásoktól származó szerszámokat, valamint az újrafelhasználható IP-t. A tervezőknek rendszerszintű modellre van szükségük az ilyen összetett helyzetek különböző megvalósításainak értékeléséhez.

Egy példarendszer egy I/O chipletből, egy kis teljesítményű mag chipletből, egy nagy teljesítményű mag chipletből, egy audio-video chipletből és egy analóg chipletből áll, amelyek az Universal Chiplet Interconnect Express (UCIe) szabvány segítségével vannak összekapcsolva.

Csapatunk számos forgatókönyvet és konfigurációt mérlegelt, beleértve a fejlett és szabványos csomagokat, a változatos forgalmi profilokat és erőforrásokat, valamint egy időkorlátozót, hogy kiterjessze az elérést és értékelje az eseményeket az időtúllépéskor. A missziós alkalmazásokhoz használt UCIe összeköttetés erősségeinek és gyengeségeinek azonosítása segített nekünk az egyes alrendszerek optimális konfigurációjának megszerzésében, hogy megfeleljenek a teljesítmény-, teljesítmény- és funkcionális követelményeknek.

A Mirabilis Design Inc.-ről

A Mirabilis Design a Szilícium-völgy szoftvercége, amely szoftvereket és képzési megoldásokat kínál a termékleírásban szereplő kockázatok azonosítására és kiküszöbölésére, pontosan előre jelezve a termék fejlesztéséhez szükséges emberi és időbeli erőforrásokat, és javítja a kommunikációt a különböző mérnökök között.
csapatok.

A VisualSim Architect egyesíti a szellemi tulajdont, a rendszerszintű modellezést, a szimulációt, a környezetelemzést és az alkalmazássablonokat, hogy jelentősen javítsa a modellépítést, szimulációt, elemzést és RTL-ellenőrzést. A környezet lehetővé teszi a tervezők számára, hogy gyorsan konvergáljanak egy olyan tervezéshez, amely sokféle, egymástól függő idő- és teljesítményigényt kielégít. A tervezési folyamat nagyon korai szakaszában használatos az írásos specifikációval párhuzamosan (és annak segédeszközeként), valamint a termék implementációja (például RTL, szoftverkód vagy sematikus) előtt.