टीएसएमसी प्रौद्योगिकी संगोष्ठी 2021 की मुख्य विशेषताएं - पैकेजिंग

हाल ही में टीएसएमसी प्रौद्योगिकी संगोष्ठी ने उनकी उन्नत पैकेजिंग पेशकशों के संबंध में कई घोषणाएं प्रदान कीं।

सामान्य जानकारी

३डीफ़ैब्रिक^TM

पिछले साल, TSMC ने अपने 2.5D और 3D पैकेज की पेशकशों को एक एकल, व्यापक ब्रांड में विलय कर दिया - ३डीफ़ैब्रिक.

2.5D पैकेज तकनीक - CoWoS

2.5D पैकेजिंग विकल्प CoWoS और InFO परिवारों में विभाजित हैं।

डाई-टू-डाई पुनर्वितरण परत (आरडीएल) कनेक्टिविटी के लिए सिलिकॉन इंटरपोजर के साथ "पारंपरिक" चिप-ऑन-वेफर-ऑन-सब्सट्रेट उच्च मात्रा में विनिर्माण के अपने 10वें वर्ष का जश्न मना रहा है।

CoWoS-R विकल्प 2.5D डाई प्लेसमेंट क्षेत्र की सीमा तक फैले (महंगे) सिलिकॉन इंटरपोजर को कार्बनिक सब्सट्रेट इंटरपोजर से बदल देता है। CoWoS-R के लिए ट्रेडऑफ़ RDL इंटरकनेक्ट्स के लिए कम आक्रामक लाइन पिच है - उदाहरण के लिए, CoWoS-S के लिए सब-उम पिच की तुलना में, ऑर्गेनिक पर 4um पिच।

सिलिकॉन-एस और ऑर्गेनिक-आर इंटरपोजर विकल्पों के बीच, टीएसएमसी सीओडब्ल्यूओएस परिवार में एक नया जोड़ शामिल है, जिसमें आसन्न डाई किनारों के बीच (अल्ट्रा-शॉर्ट पहुंच) इंटरकनेक्ट के लिए "स्थानीय" सिलिकॉन ब्रिज शामिल है। ये सिलिकॉन स्लिवर्स एक कार्बनिक सब्सट्रेट में एम्बेडेड होते हैं, जो उच्च घनत्व यूएसआर कनेक्शन (तंग एल/एस पिच के साथ) और कार्बनिक सब्सट्रेट पर (मोटे) तारों और विमानों के इंटरकनेक्शन और बिजली वितरण सुविधाएं प्रदान करते हैं।

ध्यान दें कि CoWoS को "चिप लास्ट" असेंबली फ्लो के रूप में नामित किया गया है, जिसमें फैब्रिकेटेड इंटरपोजर से जुड़ा हुआ डाई है।

• 2.5डी पैकेज प्रौद्योगिकी - जानकारी

इन्फो एक वाहक पर (एकल या एकाधिक) डाई का उपयोग करता है जिसे बाद में मोल्डिंग कंपाउंड के पुनर्गठित वेफर में एम्बेड किया जाता है। आरडीएल इंटरकनेक्ट और डाइइलेक्ट्रिक परतें बाद में वेफर पर निर्मित की जाती हैं, जो एक "चिप-फर्स्ट" प्रक्रिया प्रवाह है। सिंगल-डाई इन्फो एक हाई-बम्प काउंट विकल्प प्रदान करता है, जिसमें आरडीएल तार डाई क्षेत्र से बाहर की ओर बढ़ते हैं - यानी, एक "फैन-आउट" टोपोलॉजी। जैसा कि नीचे दिखाया गया है, मल्टी-डाई इन्फो प्रौद्योगिकी विकल्पों में शामिल हैं:

• • इन्फो-पीओपी: "पैकेज-पर-पैकेज"
  • InFO-oS: "इन्फो असेंबली-ऑन-सब्सट्रेट"

• 3डी पैकेजिंग तकनीक - एसओआईसी

3डी पैकेज एसओआईसी प्लेटफॉर्म से जुड़े हैं, जो आमने-सामने या आमने-सामने ओरिएंटेशन में सीधे पैड बॉन्डिंग के साथ स्टैक्ड डाई का उपयोग करता है - जिसे एसओआईसी चिप-ऑन-वेफर के रूप में दर्शाया जाता है। सिलिकॉन विअस (टीएसवी) के माध्यम से 3डी स्टैक में डाई के माध्यम से कनेक्टिविटी प्रदान की जाती है।

SoIC विकास रोडमैप को नीचे चित्रित किया गया है - उदाहरण के तौर पर, N7-on-N7 डाई कॉन्फ़िगरेशन 4Q21 में योग्य होंगे।

नई पैकेजिंग प्रौद्योगिकी घोषणाएँ

इस वर्ष की संगोष्ठी में कई प्रमुख घोषणाएँ हुईं।

• अधिकतम पैकेज आकार और आरडीएल संवर्द्धन

एक ही पैकेज में बड़ी संख्या में एकीकृत 2.5डी डाई की मांग एक बड़े क्षेत्र में आरडीएल निर्माण की आवश्यकता को बढ़ाती है, चाहे वह इंटरपोजर पर हो या पुनर्गठित वेफर पर। टीएसएमसी ने इंटरकनेक्ट्स की "सिलाई" को एकल एक्सपोज़र अधिकतम रेटिकल आकार से आगे बढ़ाना जारी रखा है। इसी प्रकार, अतिरिक्त आरडीएल परतों (आक्रामक तार पिच के साथ) की आवश्यकता है।

बड़े पैकेज आकार और आरडीएल परतों के रोडमैप में शामिल हैं:

• • CoWoS-S: 3X रेटिकल (YE'2021 तक योग्य)
  • CoWoS-R: 45X रेटिकल (3 में 2022X), कार्बनिक सब्सट्रेट पर 4 RDL परतें (W/S: 2um/2um), SoC + 2 HBM2 डाई स्टैक का उपयोग करके विश्वसनीयता योग्यता में
  • CoWoS-L: 1.5X रेटिकल आकार पर विश्वसनीयता मूल्यांकन में परीक्षण वाहन, 4 SoC और 1 HBM4 डाई स्टैक के बीच 2 स्थानीय इंटरकनेक्ट ब्रिज के साथ
  • InFO_oS: 5X रेटिकल (51mm x 42mm, 110mm x 110mm पैकेज पर), 5 RDL परतें (W/S: 2um/2um), वर्तमान में विश्वसनीयता मूल्यांकन में

नीचे दिया गया चित्र एक संभावित InFO_oS कॉन्फ़िगरेशन को दर्शाता है, जिसमें हाई-स्पीड/हाई-रेडिक्स नेटवर्क स्विच के समर्थन में I/O सर्डेस चिपलेट्स से घिरा लॉजिक डाई है।

• • InFO_B (नीचे)

ऊपर दिखाया गया InFO_PoP कॉन्फ़िगरेशन एक InFO असेंबली को दर्शाता है जिसके शीर्ष पर DRAM मॉड्यूल जुड़ा हुआ है, DRAM और RDL इंटरकनेक्ट परतों के बीच vias है।

TSMC इस InFO_PoP पेशकश में बदलाव कर रहा है, ताकि (LPDDR DRAM) पैकेज असेंबली को बाहरी अनुबंध निर्माता/OSAT पर पूरा किया जा सके, InFO_B पर एक विकल्प दर्शाया गया है, जैसा कि नीचे दिखाया गया है।

तदनुसार, TSMC ने InFO_B अंतिम असेंबली के लिए योग्य 3DFabric भागीदारों को शामिल करने के लिए "ओपन इनोवेशन प्लेटफ़ॉर्म" का विस्तार किया है। (वर्तमान में, 3डीफैब्रिक भागीदार कंपनियां हैं: एमकोर टेक्नोलॉजी, एएसई ग्रुप, इंटीग्रेटेड सर्विस टेक्नोलॉजी और एसके हाइनिक्स।)

• • CoWoS-S "मानक वास्तुकला" (स्टार)

CoWoS-S के लिए एक प्रचलित डिज़ाइन कार्यान्वयन एकाधिक हाई-बैंडविड्थ मेमोरी (HBM) डाई स्टैक के साथ एकल SoC का एकीकरण है। लॉजिक डाई और HBM2E (दूसरी पीढ़ी) स्टैक के बीच डेटा बस की चौड़ाई बहुत बड़ी है - यानी, 2 बिट्स।

आरडीएल के माध्यम से एचबीएम स्टैक को एसओसी से जोड़ने के लिए रूटिंग और सिग्नल अखंडता चुनौतियां काफी हैं। टीएसएमसी इंजीनियरिंग विकास और विद्युत विश्लेषण कार्यक्रम में तेजी लाने के लिए सिस्टम कंपनियों को कई मानक CoWoS-S डिज़ाइन कॉन्फ़िगरेशन प्रदान कर रहा है। नीचे दिया गया चित्र 2 से 6 HBM2E स्टैक तक के कुछ अलग CoWoS-S विकल्पों को दिखाता है।

टीएसएमसी को 2021 में इन मानक डिजाइन कार्यान्वयन की उच्च अपनाने की दर का अनुमान है।

• नई टीआईएम सामग्री

एक थर्मल इंटरफ़ेस सामग्री (टीआईएम) पतली फिल्म को आमतौर पर एक उन्नत पैकेज में शामिल किया जाता है, ताकि सक्रिय डाई से परिवेशीय वातावरण में कुल थर्मल प्रतिरोध को कम करने में मदद मिल सके। (बहुत उच्च शक्ति वाले उपकरणों के लिए, आमतौर पर दो टीआईएम सामग्री परतें लगाई जाती हैं - एक आंतरिक परत डाई और पैकेज ढक्कन के बीच और एक पैकेज और हीट सिंक के बीच।)

बड़े पैकेज कॉन्फ़िगरेशन की बढ़ी हुई बिजली अपव्यय के अनुरूप, टीएसएमसी उन्नत पैकेजिंग आर एंड डी टीम नए आंतरिक टीआईएम सामग्री विकल्पों का अनुसरण कर रही है, जैसा कि नीचे दिखाया गया है।

• उन्नत पैकेजिंग (एपी) विनिर्माण क्षमता विस्तार

3डीफैब्रिक पैकेजिंग के पूर्ण पूरक को अपनाने की प्रत्याशा में, टीएसएमसी उन्नत पैकेजिंग (एपी) विनिर्माण क्षमता का विस्तार करने में महत्वपूर्ण निवेश कर रहा है, जैसा कि नीचे दिखाया गया है।

टीएसएमसी की 3डीफैब्रिक तकनीक के बारे में अधिक जानकारी के लिए कृपया इसका अनुसरण करें संपर्क.

-चिपगुय

इस पोस्ट को इसके माध्यम से साझा करें: स्रोत: https://semiwiki.com/semiconductor-manufacturers/tsmc/299955-highlights-of-the-tsmc-technology-symposium-2021-package/