चिपलेट्स ने पेंडोरा बॉक्स खोला - सेमीविकी

प्लेटो द्वारा पुनर्प्रकाशित

अनुयायियों: 0

चिपलेट

चिपलेट्स ने डिज़ाइन के एक क्षेत्र को सरल बना दिया है लेकिन दूसरे मोर्चे पर पेंडोरा बॉक्स खोल दिया है। प्रत्येक की अनुकरण जटिलता चिपलेट कम है लेकिन अब चिपलेट-टू-चिपलेट इंटरकनेक्ट जटिल हो गया है। लोग विभिन्न इंटरकनेक्ट प्रोटोकॉल, यूसीआईई की विविधताओं, यूसीआईई सेटिंग्स को संशोधित करने, इंटरफ़ेस गति, भौतिक परतों की संख्या आदि के साथ प्रयोग कर रहे हैं। अब मिश्रण में AXI जैसे पुराने मानक, PICe6.0 जैसे नए प्रोटोकॉल और कैश सुसंगतता जोड़ें।

कुल मिलाकर, यह प्रयोगों का एक बिल्कुल नया सेट तैयार करता है। एक जिसके लिए पारंपरिक अनुकरण और आरटीएल मॉडलिंग काम नहीं करेगी। आपको सबसे पहले केवल घटकों के चयन में ही नहीं, बल्कि आर्किटेक्चर ट्रेड-ऑफ पर भी प्रयास करना होगा। इसका मतलब यह होगा कि आपको ट्रैफ़िक विश्लेषण, एप्लिकेशन विभाजन, सिस्टम आकार और विभिन्न प्रकार की भौतिक परत के प्रभाव का संचालन करना होगा। साथ ही, एप्लिकेशन के आधार पर बेंचमार्क बहुत अलग होगा।

यूसीआईई विनिर्देशन नया है और कोई स्पष्ट बेंचमार्क नहीं हैं। साथ ही, यूसीआईई विनिर्देश केवल विलंबता और शक्ति पर मार्गदर्शन प्रदान करता है। दोनों ही कड़ी आवश्यकताएं हैं। इसका मतलब यह है कि पावर-परफॉर्मेंस-एरिया अध्ययन अपरिहार्य है। चूँकि आपके पास प्रोटोकॉल-प्रोटोकॉल-प्रोटोकॉल रूपांतरण है जैसे कि PCIe 6.0 से UCIe से AXI तक, मॉडलिंग सेटअप जटिल है।

एक समाधान सिस्टम-मॉडलिंग का उपयोग करके देखना है विजुअलसिम से मिराबिलिस डिज़ाइन। उन्होंने हाल ही में एक यूसीआईई सिस्टम-स्तरीय आईपी मॉडल लॉन्च किया है और इंटरकनेक्ट के कई उपयोग मामलों का प्रदर्शन करेंगे चिपलेट शिखर सम्मेलन. डिजाइनरों का मार्गदर्शन करने के लिए, उन्होंने बहुत सारे उपयोग के मामलों, अपेक्षित पावर-प्रदर्शन परिणामों और अनुकूलन के विकल्पों के साथ एक गाइड प्रकाशित किया है। शिखर सम्मेलन में उनके पास एक पेपर प्रेजेंटेशन और एक बूथ दोनों हैं। मैं वहां आपसे मिलने की आशा करता हूं!

इसके अलावा, यहां एक पेपर का लिंक दिया गया है जिसे लोग प्राप्त कर सकते हैं: यूसीआईई इंटरकनेक्ट आर्किटेक्चर पर आधारित एक विषम कंप्यूटिंग प्रणाली का प्रदर्शन मॉडलिंग

सार:

लीडिंग-एज नोड्स पर आज के जटिल चिप डिज़ाइन में आम तौर पर कई डाई (या चिपलेट) होते हैं। यह दृष्टिकोण विभिन्न निर्माताओं या प्रक्रियाओं से डाई के साथ-साथ पुन: प्रयोज्य आईपी की अनुमति देता है। ऐसी जटिल स्थितियों के विभिन्न कार्यान्वयनों का मूल्यांकन करने के लिए डिजाइनरों को एक सिस्टम स्तरीय मॉडल की आवश्यकता होती है।

एक उदाहरण प्रणाली में एक I/O चिपलेट, कम पावर कोर चिपलेट, उच्च-प्रदर्शन कोर चिपलेट, ऑडियो-वीडियो चिपलेट और एनालॉग चिपलेट शामिल हैं, जो यूनिवर्सल चिपलेट इंटरकनेक्ट एक्सप्रेस (यूसीआईई) मानक का उपयोग करके आपस में जुड़े हुए हैं।

हमारी टीम ने उन्नत और मानक पैकेज, विविध ट्रैफ़िक प्रोफ़ाइल और संसाधन, और पहुंच बढ़ाने और टाइमआउट पर घटनाओं का मूल्यांकन करने के लिए एक रिटाइमर सहित कई परिदृश्यों और कॉन्फ़िगरेशन पर विचार किया। मिशन अनुप्रयोगों के लिए यूसीआईई इंटरकनेक्ट की ताकत और कमजोरियों की पहचान करने से हमें प्रदर्शन, शक्ति और कार्यात्मक आवश्यकताओं को पूरा करने के लिए प्रत्येक सबसिस्टम के लिए इष्टतम कॉन्फ़िगरेशन प्राप्त करने में मदद मिली।

मिराबिलिस डिज़ाइन इंक के बारे में

मिराबिलिस डिज़ाइन एक सिलिकॉन वैली सॉफ्टवेयर कंपनी है, जो उत्पाद विनिर्देश में जोखिम की पहचान करने और उसे खत्म करने, उत्पाद को विकसित करने के लिए आवश्यक मानव और समय संसाधनों की सटीक भविष्यवाणी करने और विविध इंजीनियरिंग के बीच संचार में सुधार करने के लिए सॉफ्टवेयर और प्रशिक्षण समाधान प्रदान करती है।
टीमों.

विजुअलसिम आर्किटेक्ट मॉडल निर्माण, सिमुलेशन, विश्लेषण और आरटीएल सत्यापन में उल्लेखनीय सुधार करने के लिए बौद्धिक संपदा, सिस्टम-स्तरीय मॉडलिंग, सिमुलेशन, पर्यावरण विश्लेषण और एप्लिकेशन टेम्पलेट्स को जोड़ता है। पर्यावरण डिजाइनरों को तेजी से एक ऐसे डिजाइन में परिवर्तित होने में सक्षम बनाता है जो अन्योन्याश्रित समय और बिजली आवश्यकताओं के विविध सेट को पूरा करता है। इसका उपयोग डिजाइन प्रक्रिया में लिखित विनिर्देश के समानांतर (और सहायता के रूप में) और उत्पाद के कार्यान्वयन (उदाहरण के लिए, आरटीएल, सॉफ्टवेयर कोड, या योजनाबद्ध) से पहले किया जाता है।