Palvelinsuunnittelu Pin-tehokkaalla CXL-liitännällä (Georgia Tech)

Palvelinsuunnittelu Pin-tehokkaalla CXL-liitännällä (Georgia Tech)

Lähdesolmu: 2642551

Georgia Techin tutkijat kirjoittivat uuden teknisen asiakirjan "A Case for CXL-Centric Server Processors".

Tiivistelmä:
"Muistijärjestelmä on palvelinprosessorien suorituskykyä ratkaiseva tekijä. Yhä kasvava ydinmäärä ja tietojoukot vaativat suurempaa kaistanleveyttä ja kapasiteettia sekä pienempää latenssia muistijärjestelmältä. Pystyäkseen kasvaviin vaatimuksiin DDR – hallitseva prosessoriliitäntä muistiin viimeisen kahden vuosikymmenen aikana – on tarjonnut suuremman kaistanleveyden joka sukupolvelle. Koska jokainen rinnakkainen DDR-liitäntä vaatii kuitenkin suuren määrän sirulla olevia nastoja, prosessorin muistin kaistanleveyttä rajoittaa lopulta sen pin-count, joka on niukka resurssi. Rajoitetulla kaistanleveydellä useat muistipyynnöt kilpailevat tyypillisesti jokaisesta muistikanavasta, mikä johtaa merkittäviin jonoviiveisiin, jotka usein varjostavat DRAMin palveluaikaa ja heikentävät suorituskykyä.

Esittelemme CoaXiaL-palvelinmallin, joka voittaa muistin kaistanleveyden rajoitukset korvaamalla kaikki prosessorin DDR-liitännät tehokkaammalla CXL-liitännällä. CXL:n laaja käyttö ja teollinen vauhti mahdollistavat tällaisen siirtymisen, sillä se tarjoaa 4 kertaa suuremman kaistanleveyden nastaa kohden verrattuna DDR:ään vaatimattomalla viiveellä. Osoitamme, että CXL:n latenssipreemio on useissa eri työkuormissa enemmän kuin kompensoitu sen suuremmalla kaistanleveydellä. Koska CoaXiaL jakaa muistipyynnöt useammille kanaville, se vähentää huomattavasti jonotusviiveitä ja siten sekä muistin käyttöviiveen keskiarvoa että varianssia. Arvioimme erilaisilla työkuormilla osoittaa, että CoaXiaL parantaa useiden ytimien suoritustehoon suuntautuneiden palvelimien suorituskykyä keskimäärin 1.52-kertaisesti ja jopa 3-kertaisesti.

Etsi tekninen paperi täällä. toukokuuta 2023.

Tekijät: Albert Cho, Anish Saxena, Moinuddin Qureshi, Alexandros Daglis. arXiv:2305.05033v1.
https://doi.org/10.48550/arXiv.2305.05033

Aikaleima:

Lisää aiheesta Semi Engineering