توسعه ReRAM به عنوان حافظه روی تراشه نسل بعدی برای یادگیری ماشین، پردازش تصویر و سایر برنامه های پیشرفته CPU

در عملکرد دستگاه های CPU مدرن، 80% تا 90% از مصرف انرژی و تاخیرهای زمان بندی ناشی از حرکت داده ها بین CPU و حافظه خارج از تراشه است. برای کاهش این نگرانی عملکرد، طراحان در حال اضافه کردن حافظه روی تراشه اضافی به CPU خود هستند. به طور سنتی، SRAM پرکاربردترین نوع حافظه CPU روی تراشه بوده است. متاسفانه SRAM در حال حاضر به حجم صدها مگابایت محدود شده است. این محدودیت حافظه روی تراشه ممکن است برای برنامه های کاربردی پیشرو کافی نباشد.

برنامه‌های CPU آینده، مانند برنامه‌نویسی مدل زبان هوش مصنوعی و پردازش تصویر برای ویدیوهای 8K UHD، به پهنای باند دسترسی به حافظه ورودی/خروجی در محدوده 10 ترابایت بر ثانیه نیاز دارند. برای برآورده کردن این نیازهای پهنای باند، حافظه CPU روی تراشه باید بزرگتر از 1 ترابایت باشد. یک جایگزین SRAM ممکن است برای برآورده کردن این نیازهای حافظه روی تراشه آینده مورد نیاز باشد. یکی از راه حل های ممکن برای این مشکل استفاده از حافظه با دسترسی تصادفی مقاومتی (ReRAM) است. [1,2,3،XNUMX،XNUMX]

دستگاه ReRAM یک سلول حافظه غیر فرار است که حاوی مواد ممریستور است. این مواد به عنوان عایق دی الکتریک عمل می کنند. هنگامی که یک ولتاژ به اندازه کافی بالا اعمال می شود یک مسیر هدایت تشکیل می شود. مواد حافظه معمولی که به عنوان ممریستور استفاده می شوند عبارتند از HfO₂، تا₂O₅و TiO₂. [4] وضعیت مقاومت سلول حافظه را می توان با استفاده از مدارهای الکترونیکی برای تعیین اینکه آیا سلول حافظه برنامه ریزی شده یا پاک شده است، خواند، بنابراین وضعیت بیت حافظه را شناسایی کرد. سلول های حافظه ReRAM را می توان به صورت عمودی مانند معماری 3D-NAND برای افزایش تراکم ذخیره سازی روی هم قرار داد.

در این مقاله، ساخت مجازی SEMulator3D برای مسیریابی فرآیند و تجسم معماری های بالقوه 3D ReRAM استفاده خواهد شد. ما مقاومت سلول را به عنوان تابعی از شکل سلول حافظه، همراه با عملکرد Id-Vg ترانزیستور کانال تعبیه شده در یک دستگاه ReRAM برآورد خواهیم کرد.

یک مدل ReRAM سه بعدی در شکل 3 نشان داده شده است. این دستگاه دارای 1 لایه خطوط کلمه (WL) با ستون هایی است که در یک آرایه با فاصله شش ضلعی قرار گرفته اند. خطوط کلمات با لایه های متناوب رسانای فلزی و دی الکتریک اکسید تشکیل شده اند. ستون ها از طریق WL حک می شوند و سپس یک لایه نازک از مواد حافظه بر روی دیواره های جانبی ستون ها قرار می گیرد. مواد حافظه از پایین و بالای ستون ها برداشته می شود و فقط مواد روی دیواره های ستون باقی می ماند. سپس ستون ها با فلز نسوز و تنگستن پر می شوند.

در زیر لایه‌های آرایه، کنتاکت‌ها و اتصال فلزی به منبع، تخلیه و گیت‌های ترانزیستورهای اثر میدانی گیت (GAA FET) وجود دارد. تخلیه ترانزیستور به ستون آرایه حافظه متصل می شود و با مدار WL ترکیب می شود تا عملکرد هر سلول حافظه را ارائه دهد.

سلول حافظه از دو الکترود فلزی تشکیل شده است: خط کلمه هادی فلزی و یک الکترود فلزی نسوز (شکل 2). در طول شبیه سازی فرآیند مجازی این دستگاه، از متغیرهای فرآیند برای تنظیم و تنظیم مجدد ممریستور استفاده می کنیم. اعمال ولتاژ عمدی مسیرهای رسانای میکروسکوپی به نام رشته های رسانا را ایجاد می کند. هنگامی که سیگنال های الکتریکی با قطبیت های مختلف اعمال می شود، یون های باردار داخل ممریستور حرکت می کنند تا رشته رسانا را تشکیل دهند (تنظیم) یا حل کنند (تنظیم مجدد).

مقاومت رشته رسانا در ولتاژهای برنامه مختلف متفاوت است. حالت مقاومت کم در محدوده 10k اهم (تنظیم) و حالت مقاومت بالا در محدوده 1M اهم (تنظیم مجدد) است. [5] ما یک مدل مجازی برای نشان دادن مقاومت های سوئیچینگ یک دستگاه ReRAM سه بعدی ایجاد کردیم که نتایج در شکل 3 نشان داده شده است. حالت مقاومتی بالای ممریستور تقریباً 3 برابر مقاومت بالاتر از حالت مقاومت پایین است.

سپس یک طراحی مجازی آزمایشات (DOE) برای درک بهتر همبستگی بین نسبت مقاومت سلول حافظه و اندازه و شکل سلول حافظه اجرا شد. متغیرهای آزمایش عبارت بودند از CD ستون، ضخامت WL و ضخامت ممریستور. تجزیه و تحلیل نتایج DOE نشان می دهد که CD ستون و ضخامت ممریستور بیشترین پاسخ را نشان می دهد. شکل 4 نمودار کانتوری نسبت مقاومت سلول حافظه را در مقابل این دو متغیر نشان می دهد. یک تغییر 3 برابری در مقاومت سلول حافظه برای مقادیر بالای شعاع ستون و ضخامت ممریستور وجود داشت. تفاوت در شکل سلول حافظه در محدوده مورد مطالعه بر توانایی خواندن حالات حافظه ممریستور تأثیر نمی گذارد، اما می تواند بر توانایی تشخیص حالت های برنامه در یک دستگاه چند بیتی در هر سلول تأثیر بگذارد.

ممریستور را می توان با استفاده از جریان <0.10 uA و ولتاژ <0.5V برنامه ریزی کرد. این تنظیمات ولتاژ و جریان به ممریستورها (حافظه ReRAM) اجازه می دهد تا به راحتی به عنوان حافظه روی تراشه در دستگاه های منطقی پیشرفته ادغام شوند. شبیه‌سازی دستگاه SEMulator3D قبلاً نشان داده بود که یک ترانزیستور زیر آرایه‌ای GAA FET باید بتواند ولتاژ و جریان مورد نیاز توسط حالت تنظیم و تنظیم مجدد یک سلول حافظه ممریستور را هدایت کند. [6]

دو مشکل عمده دستگاه های CPU مدرن مصرف انرژی و زمان تاخیر ناشی از حرکت داده ها بین CPU و حافظه خارج از تراشه است. افزایش اندازه حافظه روی تراشه ممکن است این مشکلات را حل کند. در این مطالعه، ما از SEMulator3D برای بررسی ادغام یک جایگزین SRAM (ReRAM) برای CPU برای حافظه روی تراشه استفاده کرده‌ایم. ما از یک مدل مجازی برای درک بهتر مراحل فرآیند و مشکلات طرح‌بندی بالقوه سلول‌های ممریستور استفاده کردیم. ما همچنین مطالعاتی را برای بررسی وضعیت تنظیم و تنظیم مجدد ممریستور و تأثیر ابعاد دستگاه (شکل و اندازه سلول حافظه) بر مقاومت خط کلمه انجام دادیم. ما تاکید کردیم که حافظه داخلی ReRAM را می توان با منطق پیشرفته با استفاده از خروجی الکتریکی ترانزیستور GAA pFET برای تنظیم و تنظیم مجدد سلول های ممریستور با منطق پیشرفته ادغام کرد. این نتایج تأیید می‌کند که حافظه دسترسی تصادفی مقاومتی (ReRAM) یک جایگزین امیدوارکننده برای حافظه SRAM روی برد برای کاربردهای منطقی با پهنای باند بالا در آینده است.

منابع

1. لانزا، ماریو (2014). مروری بر سوئیچینگ مقاومتی در دی الکتریک های باکیفیت بالا: دیدگاهی در مقیاس نانو با استفاده از میکروسکوپ نیروی اتمی رسانا. مواد، جلد. 7، شماره 3، ص 2155-2182، doi:10.3390/ma7032155.
2. ن. صدقی، و همکاران، "نقش دوپینگ نیتروژن در ALD Ta2O5 و تاثیر آن بر سوئیچینگ سلول چندسطحی در RRAM"، مارس 2017، نامه های فیزیک کاربردی، DOI:10.1063/1.4978033
3. Y. Bai, et al, “Study of Multi-level Characteristics for 3D Vertical Resistive Switching Memory” گزارش های علمی جلد 4، شماره مقاله: 5780 (2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC, & Lin, CH (2022). "حافظه مقاومتی دو منظوره مارپیچ شکل نانو برای کاربرد آرایه میله های متقاطع کم توان."، ACS Applied Engineering Materials، 1(1)، 252-257.
5. Y. Wu, et al, “Nanometer-Scale HfOx RRAM”, IEEE Electron Device Letters, Volume: 34, Issue: 8, August 2013), doi:10.1109/LED.2013.2265404
6. V. Sreenivasulu، و همکاران، "تحلیل مدار و بهینه سازی FET نانوسیم GAA به سمت سوئیچینگ کم توان و بالا"، 11 نوامبر 2021، علوم کامپیوتر، doi:10.1007/s12633-022-01777-6.