Desarrollo de ReRAM como memoria en chip de próxima generación para aprendizaje automático, procesamiento de imágenes y otras aplicaciones avanzadas de CPU

En el funcionamiento moderno de los dispositivos con CPU, entre el 80% y el 90% del consumo de energía y los retrasos en el tiempo son causados ​​por el movimiento de datos entre la CPU y la memoria fuera del chip. Para aliviar este problema de rendimiento, los diseñadores están agregando memoria adicional en el chip a sus CPU. Tradicionalmente, SRAM ha sido el tipo de memoria de CPU en chip más utilizado. Desafortunadamente, la SRAM actualmente está limitada a un tamaño de cientos de megabytes. Esta limitación de memoria en el chip puede ser insuficiente para aplicaciones de vanguardia.

Las futuras aplicaciones de CPU, como la programación del modelo de lenguaje AI y el procesamiento de imágenes para vídeo 8K UHD, requerirán un ancho de banda de acceso a la memoria de E/S en el rango de 10 terabytes/seg. Para cumplir con estos requisitos de ancho de banda, la memoria de la CPU en el chip deberá tener un tamaño superior a 1 terabyte. Es posible que se necesite una alternativa SRAM para cumplir con estos futuros requisitos de memoria en chip. Una posible solución a este problema sería utilizar memoria resistiva de acceso aleatorio (ReRAM). [1,2,3]

Un dispositivo ReRAM es una celda de memoria no volátil que contiene materiales de memristor. Estos materiales actúan como aislante dieléctrico. Cuando se aplica un voltaje suficientemente alto se forma una ruta de conducción. Los materiales de memoria típicos utilizados como memristores incluyen HfO₂, ta₂O₅y TiO₂. [4] El estado resistivo de la celda de memoria se puede leer utilizando circuitos electrónicos para determinar si la celda de memoria está programada o borrada, identificando así el estado del bit de memoria. Las celdas de memoria ReRAM se pueden apilar verticalmente, como en la arquitectura 3D-NAND, para aumentar la densidad de almacenamiento.

En este artículo, Fabricación virtual SEMulator3D se utilizará para la búsqueda de rutas de procesos y la visualización de posibles arquitecturas 3D ReRAM. Estimaremos la resistencia de la celda en función de la forma de la celda de memoria, junto con el rendimiento Id-Vg del transistor de canal integrado en un dispositivo ReRAM.

En la figura 3 se muestra un modelo 1D ReRAM. El dispositivo tiene 64 capas de líneas de palabras (WL) con pilares colocados en una matriz espaciada hexagonal. Las líneas de palabras se forman con capas alternas de conductores metálicos y óxido dieléctrico. Los pilares se graban a través de la WL y luego se deposita una fina capa de material con memoria en las paredes laterales de los pilares. El material con memoria se retira de la parte inferior y superior de los pilares, dejando sólo el material en las paredes laterales del pilar. Luego los pilares se rellenan con metal refractario y tungsteno.

Debajo de las capas de la matriz se encuentran los contactos y la interconexión metálica con la fuente, el drenaje y las compuertas de los transistores de efecto de campo completo (GAA FET). El drenaje del transistor se conecta al pilar de la matriz de memoria y se combina con el circuito WL para proporcionar función a cada celda de memoria.

La celda de memoria consta de dos electrodos metálicos: la línea conductora metálica y un electrodo metálico refractario (figura 2). Durante la simulación del proceso virtual de este dispositivo, usaremos variables de proceso para configurar y restablecer el memristor. Un voltaje aplicado deliberadamente creará caminos conductores microscópicos llamados filamentos conductores. Cuando se aplican señales eléctricas de diferentes polaridades, los iones cargados dentro del memristor se mueven para formar (fijar) o disolver (restablecer) el filamento conductor.

La resistencia del filamento conductor varía según los diferentes voltajes del programa. El estado de baja resistencia está en el rango de 10k ohmios (configurado) y el estado de alta resistencia está en el rango de 1M ohmios (reinicio). [5] Desarrollamos un modelo virtual para demostrar las resistencias de conmutación de un dispositivo ReRAM 3D, y los resultados se muestran en la figura 3. El estado de alta resistencia del memristor es aproximadamente 100 veces mayor que el estado de baja resistencia.

Luego se ejecutó un Diseño de Experimentos (DOE) virtual para comprender mejor la correlación entre la relación de resistencia de la celda de memoria y el tamaño y la forma de la celda de memoria. Las variables del experimento fueron el pilar CD, el espesor de WL y el espesor del memristor. El análisis de los resultados del DOE indica que el CD del pilar y el grosor del memristor impulsaron la respuesta más significativa. La Figura 4 muestra un gráfico de contorno de la relación de resistencia de las celdas de memoria frente a estas dos variables. Hubo un cambio 3 veces mayor en la resistencia de la celda de memoria para valores altos de radio del pilar y espesor del memristor. Las diferencias en la forma de la celda de memoria en el rango estudiado no afectarán la capacidad de leer los estados de memoria del memristor, pero podrían afectar la capacidad de discernir los estados del programa en un dispositivo multibit por celda.

El memristor se puede programar usando una corriente <0.10 uA y un voltaje <0.5 V. Estas configuraciones de voltaje y corriente permitirán que los memristores (memoria ReRAM) se integren fácilmente como memoria en chip en dispositivos lógicos avanzados. La simulación de dispositivos SEMulator3D ha demostrado previamente que un transistor GAA FET debajo del conjunto debería poder controlar el voltaje y la corriente requeridos por los estados de configuración y reinicio de una celda de memoria de memristor. [6]

Dos problemas importantes de los dispositivos CPU modernos son el consumo de energía y el tiempo de retraso causado por el movimiento de datos entre la CPU y la memoria fuera del chip. Aumentar el tamaño de la memoria del chip puede resolver estos problemas. En este estudio, utilizamos SEMulator3D para investigar la integración de una alternativa SRAM (ReRAM) para CPU para memoria en chip. Utilizamos un modelo virtual para comprender mejor los pasos del proceso y los posibles problemas de diseño para celdas de memristor individuales. También ejecutamos estudios para examinar los estados de configuración y reinicio del memristor y el efecto de las dimensiones del dispositivo (forma y tamaño de la celda de memoria) en la resistencia de la línea de palabras. Destacamos que la memoria integrada ReRAM se puede integrar con lógica avanzada, mediante el uso de una salida eléctrica de transistor pFET GAA para configurar y restablecer las celdas del memristor. Estos resultados confirman que la memoria resistiva de acceso aleatorio (ReRAM) es una alternativa prometedora a la memoria SRAM integrada para futuras aplicaciones lógicas de gran ancho de banda.

Referencias

1. Lanza, Mario (2014). "Una revisión sobre la conmutación resistiva en dieléctricos de alta k: un punto de vista a nanoescala utilizando un microscopio conductor de fuerza atómica". Materiales, vol. 7, número 3, págs. 2155-2182, doi:10.3390/ma7032155.
2. N. Sedghi, et al, “El papel del dopaje con nitrógeno en ALD Ta2O5 y su influencia en el cambio celular multinivel en RRAM”, marzo de 2017, Applied Physics Letters, DOI:10.1063/1.4978033
3. Y. Bai, et al, “Estudio de características multinivel para memoria de conmutación resistiva vertical 3D” Scientific Reports volumen 4, número de artículo: 5780 (2014)
4. Chen, YC, Sarkar, S., Gibbs, JG, Huang, Y., Lee, JC, Lin, CC y Lin, CH (2022). “Memoria resistiva de doble función con forma nanohelicoidal para aplicaciones de matriz de barras transversales de bajo consumo”, ACS Applied Engineering Materials, 1(1), 252-257.
5. Y. Wu, et al, “Nanometer-Scale HfOx RRAM”, IEEE Electron Device Letters, volumen: 34, edición: 8, agosto de 2013), doi:10.1109/LED.2013.2265404
6. V. Sreenivasulu, et al, “Análisis de circuitos y optimización de FET de nanocables GAA hacia baja potencia y alta conmutación”, 11 de noviembre de 2021, Ciencias de la Computación, doi:10.1007/s12633-022-01777-6.