Uniones de túneles ferroeléctricos en aceleradores informáticos analógicos en memoria de matriz de barras transversales

Investigadores de la Universidad de Lund publicaron un artículo técnico titulado “Memristores de unión de túnel ferroeléctrico para aceleradores de computación en memoria”.

Abstracto:

“La computación neuromórfica ha despertado un gran interés a medida que los avances en las aplicaciones de inteligencia artificial (IA) han expuesto limitaciones debido al gran acceso a la memoria, con la arquitectura informática de von Neumann. La computación paralela en memoria proporcionada por la computación neuromórfica tiene el potencial de mejorar significativamente la latencia y el consumo de energía. La clave del hardware de computación neuromórfica analógica son los memristores, que proporcionan niveles de conductancia multiestado no volátiles, alta velocidad de conmutación y eficiencia energética. Los memristores de unión de túnel ferroeléctrico (FTJ) son los principales candidatos para este propósito, pero el impacto de las características particulares de su rendimiento al integrarse en grandes conjuntos de barras transversales, el elemento informático central tanto para la inferencia como para el entrenamiento en redes neuronales profundas, requiere una investigación minuciosa. En este trabajo, un W/Hf _x Zr_1-x O₂/TiN FTJ con 60 estados de conductancia programables, un rango dinámico (DR) de hasta 10, densidad de corriente >3 A m^-2 at V _leer = 0.3 V y corriente-voltaje altamente no lineal (I-V) características (>1100) se demuestran experimentalmente. Utilizando un macromodelo de circuito, se evalúa el rendimiento a nivel del sistema de una matriz de barras transversales verdadera y se logra una precisión de clasificación del 92 % del conjunto de datos del Instituto Nacional Modificado de Ciencia y Tecnología (MNIST). Finalmente, la baja conductancia en combinación con la alta no linealidad I-V Las características permiten la realización de grandes conjuntos de barras transversales sin selectores para aceleradores de hardware neuromórficos”.

Encuentra los documento técnico aquí. Publicado en diciembre de 2023.

Athle, R. y Borg, M. (2023), Memristores de unión de túnel ferroeléctrico para aceleradores informáticos en memoria. Adv. Intel. Sistema. 2300554. https://doi.org/10.1002/aisy.202300554

Lectura relacionada
Aumento de la eficiencia energética de la IA con computación en memoria
Cómo procesar cargas de trabajo en escala zetta y mantenerse dentro de un presupuesto de energía fijo.
Modelado de computación en memoria con eficiencia biológica
La IA generativa obliga a los fabricantes de chips a utilizar los recursos informáticos de forma más inteligente.

• Distribución de relaciones públicas y contenido potenciado por SEO. Consiga amplificado hoy.
• PlatoData.Network Vertical Generativo Ai. Empodérate. Accede Aquí.
• PlatoAiStream. Inteligencia Web3. Conocimiento amplificado. Accede Aquí.
• PlatoESG. Carbón, tecnología limpia, Energía, Ambiente, Solar, Gestión de residuos. Accede Aquí.
• PlatoSalud. Inteligencia en Biotecnología y Ensayos Clínicos. Accede Aquí.
• Fuente: https://semiengineering.com/ferroelectric-tunnel-junctions-in-crossbar-array-analog-in-memory-compute-accelerators/