Erkenntnisse aus CadenceLIVE 2023

Neuauflage von Plato

Verfolger: 0

Angesichts der allgemeinen Faszination scheint es heutzutage unmöglich, über etwas anderes als KI zu sprechen. Bei CadenceLIVE war es erfrischend, daran erinnert zu werden, dass die grundlegenden Methoden, auf denen Designs jeglicher Art basieren, in allen Aspekten des Ingenieurwesens immer noch von tiefgreifender, präziser und skalierbarer Mathematik, Physik, Informatik und Chemie dominiert werden. KI ergänzt Designtechnologien und ermöglicht es Ingenieuren, mehr Optionen und Optimierungen zu erkunden. Aber es wird weiterhin auf den Schultern von mehr als 200 Jahren angesammelter MINT-Expertise und Rechenmethoden stehen und diese Methoden umhüllen, aber nicht verdrängen.

Erkenntnisse aus CadenceLIVE 2023

Angesichts dieser Beobachtung: Wo ist KI in den Methoden elektronischer Designsysteme nützlich und wie wirken sich KI und andere Technologien allgemeiner auf geschäftliche Veränderungen in der Halbleiter- und Elektroniksystemindustrie aus? Das ist das Thema des restlichen Blogs.

KI in Cadence-Produkten

Cadence beabsichtigt eindeutig, ein Spitzenreiter bei KI-Anwendungen zu sein. In den letzten Jahren haben sie mehrere KI-gestützte Produkte angekündigt – Cadence Cerebrus für die physikalische Synthese, Verisium für die Verifizierung, Joint Enterprise Data and AI (JedAI) für die Vereinheitlichung riesiger Datensätze und Optimality für die Multiphysik-Optimierung. Kürzlich wurden Virtuoso-Erweiterungen für analoges Design, Allegro X AI für erweiterte PCB-Designs und Integrity für 3D-IC-Designs hinzugefügt.

Als physikalisches Syntheseprodukt erwarte ich, dass Cadence Cerebrus aus den gleichen Gründen, die ich in einem früheren Blog erwähnt habe, in erster Linie auf das Blockdesign abzielt. Hier erwarte ich, dass das verstärkende Lernen rund um mehrere vollständige physikalische Syntheseläufe zu einer umfassenderen Erforschung von Optionen und einer besseren endgültigen PPA führt.

Verisium verfolgt ein recht weit gefasstes Ziel bei der Verifizierung und umfasst beispielsweise Debug- und Testsuite-Optimierung sowie die Optimierung der Abdeckung auf Blockebene. Abgesehen von der Abdeckung auf Blockebene erwarte ich, dass andere Aspekte im gesamten Designspektrum einen Mehrwert bieten, wiederum basierend auf dem verstärkenden Lernen über mehrere Durchläufe (und vielleicht sogar zwischen Produkten derselben Familie).

Optimality ist im Wesentlichen eine Analyse- und Optimierungssuite auf Systemebene. Auch hier kann das Verstärkungslernen über mehrere Durchläufe hinweg dazu beitragen, dass komplexe multiphysikalische Analysen – elektromagnetische, thermische, Signal- und Leistungsintegrität – über mehr Proben konvergieren, als dies bei herkömmlicher manueller Iteration möglich wäre.

Virtuoso Studio für Analog ist im Wesentlichen ein Designtool auf Blockebene, da meines Wissens niemand Vollchip-Analogdesigns im SoC-Maßstab erstellt (mit Ausnahme von Speichern und vielleicht neuromorphen Dingen). Automatisierung im analogen Design ist seit Jahrzehnten ein erhofftes, aber unerreichtes Ziel. Virtuoso bietet jetzt lernbasierte Methoden zur Platzierung und Weiterleitung an, was interessant klingt.

Allegro X AI verfolgt ähnliche Ziele beim PCB-Design und bietet automatisierte PCB-Platzierung und -Routing. Die Website legt nahe, dass sie hier generative Techniken verwenden, die heute auf dem neuesten Stand der KI sind. Die Integrity-Plattform baut auf der großen Datenbankkapazität des Innovus-Implementierungssystems auf und nutzt sowohl Virtuoso als auch Allegro für das analoge HF- und Gehäuse-Co-Design und bietet so eine umfassende und einheitliche Lösung für 3D-IC-Designs.

Drei Perspektiven zur Anpassung an Veränderungen

Es ist kein Geheimnis, dass sich Märkte als Reaktion auf zahlreiche neue Technologien (einschließlich KI) und schnellere Veränderungen auf den Systemmärkten sowie wirtschaftliche und geopolitische Spannungen schnell verändern. Eine sehr offensichtliche Veränderung in unserer Welt ist das schnelle Wachstum des internen Chipdesigns bei Systemunternehmen. Warum passiert das und wie passen sich Halbleiter- und EDA-Unternehmen an?

Eine Systemperspektive von Google Cloud

Thomas Kurian, CEO von Google Cloud, sprach mit Anirudh über Trends in der Cloud und Chip-Design-Anforderungen. Er ging durch die Entwicklung der Nachfrage nach Cloud Computing, beginnend mit Software-as-a-Service (SaaS), angetrieben durch Anwendungen von Intuit und Salesforce. Von da an entwickelte sich die Landschaft zu Infrastructure-as-a-Service (IaaS), was es uns ermöglichte, elastischen Zugriff auf Rechenhardware zu erwerben, ohne diese Hardware verwalten zu müssen.

Jetzt sieht Thomas die Digitalisierung als Haupttreiber: in Autos, Mobiltelefonen, Haushaltsgeräten, Industriemaschinen. Mit der fortschreitenden Digitalisierung sind digitale Zwillinge immer beliebter geworden, um virtualisierte Prozesse zu modellieren und zu optimieren und mithilfe von Deep Learning ein breiteres Spektrum an Möglichkeiten zu erkunden.

Um dieses Ziel in großem Maßstab zu unterstützen, möchte Google in der Lage sein, weltweit vernetzte Rechenzentren als einheitliche Rechenressource zu behandeln und über Netzwerkstrukturen mit extrem geringer Latenz eine vorhersehbare Leistung und Latenz zu gewährleisten, unabhängig davon, wie die Arbeitslasten verteilt sind. Um dieses Ziel zu erreichen, sind umfangreiche kundenspezifische Halbleiterdesigns für Netzwerke, Speicher, KI-Engines und andere Beschleuniger erforderlich. Thomas glaubt, dass sie in bestimmten kritischen Bereichen differenzierte Lösungen entwickeln können, die ihre CAPEX- und OPEX-Ziele besser erfüllen als durch extern bezogene Halbleiter.

Warum? Für einen externen Anbieter ist es nicht immer praktikabel, Tests im echten Systemmaßstab durchzuführen. Wer kann den Streaming-Videoverkehr in der Größenordnung von Google, AWS oder Microsoft reproduzieren? Auch bei der Differenzierung von Bausystemprozessen hilft die Optimierung von Komponenten, jedoch nicht so sehr wie die Optimierung des gesamten Prozesses. Beispielsweise von Kubernetes über Container und Bereitstellung bis hin zu einer Rechenfunktion. Für einen Mainstream-Halbzeuglieferanten ist es schwierig, diesen Umfang zu verwalten.

Eine Halbleiterperspektive von Marvell

Chris Koopmans, COO bei Marvell, sprach darüber, wie sie sich an die sich verändernden Anforderungen von Systemunternehmen anpassen. Marvell konzentriert sich ausschließlich auf Dateninfrastrukturtechnologie in Rechenzentren sowie über drahtlose und kabelgebundene Netzwerke. KI-Trainings- und andere Knoten müssen in der Lage sein, zuverlässig mit hoher Bandbreite und geringer Latenz bei Terabyte pro Sekunde über Entfernungen in der Größe eines Rechenzentrums zu kommunizieren. Denken Sie an ChatGPT, das Gerüchten zufolge etwa 10 GPUs für das Training benötigt.

Dieses Maß an Konnektivität erfordert eine hocheffiziente Dateninfrastruktur, doch Cloud-Service-Provider (CSPs) benötigen die größtmögliche Differenzierung und möchten Einheitslösungen vermeiden. Marvell arbeitet mit CSPs zusammen, um das zu entwickeln, was sie Cloud-optimiertes Silizium nennen. Dies beginnt mit einer Allzweckkomponente, die eine Obermenge an Anforderungen erfüllt und einige der richtigen Zutaten für ein bestimmtes CSP enthält, aber überbaut ist und daher in ihrem jetzigen Zustand nicht ausreichend effizient ist. Eine Cloud-optimierte Lösung wird von dieser Plattform aus auf die Ziel-Workloads und -Anwendungen eines CSP zugeschnitten, wobei nicht benötigtes wegfällt und bei Bedarf für Beschleuniger und Schnittstellen für spezielle Zwecke optimiert wird. Dieser Ansatz ermöglicht es Marvell, kundenspezifische Designs aus einem Referenzdesign unter Verwendung von Marvell-differenzierten Infrastrukturkomponenten zu liefern.

Eine EDA-Perspektive von Cadence

Tom Beckley, Senior VP und GM der Cadence Custom IC & PCB-Gruppe bei Cadence, schloss mit einer EDA-Perspektive zur Anpassung an Veränderungen. Man könnte meinen, dass EDA es bei Kunden im System- und Halbleiterdesign leicht hat. Um diesen Anforderungen gerecht zu werden, muss eine umfassende „EDA“-Lösung jedoch das gesamte Spektrum abdecken – vom IC-Design (digital, analog und RF) über 3D-IC- und Gehäusedesign bis hin zum PCB-Design und dann bis zum elektromechanischen Design (Dassault). Systèmes-Zusammenarbeit).

Ergänzen Sie den Mix um Analysen und Optimierung, um die elektromagnetische, thermische, Signal- und Leistungsintegrität sicherzustellen und es Kunden zu ermöglichen, komplette Systeme (nicht nur Chips) zu modellieren und zu optimieren, bevor die Hardware fertig ist. Gleichzeitig sind sich die Kunden bewusst, dass sie mit engen Zeitplänen arbeiten und die Personalbesetzung nun weiter eingeschränkt ist. Zusammengenommen ist das eine große Herausforderung. Mehr Zusammenarbeit, mehr Automatisierung und mehr KI-gesteuertes Design werden unerlässlich sein.

Mit den hier skizzierten Lösungen scheint Cadence auf einem guten Weg zu sein. Mein Fazit: CadenceLIVE 2023 lieferte ein gutes Update darüber, wie Cadence auf die Bedürfnisse der Branche eingeht (mit einer gesunden Portion KI), sowie neue Einblicke in die Richtungen der System-/Halbleiter-/Designbranche.

Teile diesen Beitrag über: