RealTime Digital DRC kan spare tid tæt på tapeout

I årenes løb har DRC-værktøjer gjort et beundringsværdigt stykke arbejde med at holde trit med den enorme vækst i IC-designstørrelsen. Alligevel løber DRC til afmelding på det fulde design ved hjælp af støberiregeldæk, der tager mange timer at færdiggøre. Disse lange driftstider er acceptable for endelig afmelding, men der er mange situationer, hvor DRC-resultater er nødvendige hurtigt, når der foretages små ændringer i designet for at løse problemer i de sene stadier. Siemens EDA har i samarbejde med MaxLinear skrevet en hvidbog, der viser, hvordan Caliber RealTime Digital in-design DRC kan give DRC resultater hurtigt, når der er lavet små ændringer i designet. Hurtigere DRC-omlægning for lokaliserede ændringer kan fremskynde iterativ fejlretning, som ofte er nødvendig for at nå tapeout.

I hvidbogen med titlen "MaxLinear and Caliber RealTime Digital: Faster signoff DRC convergence plus design optimization for manufacturability" taler MaxLinear og Siemens om de omstændigheder, hvor det at have evnen til at køre DRC på et lille område af et design med det fulde støberiregeldæk kan spar mange timer og smertefulde langsomme gentagelser.

Moderne P&R-værktøjer gør et fremragende stykke arbejde med at producere DRC korrekt layout. Der er dog altid tilfælde, hvor kilderne til overtrædelser er mere komplekse og savnes under P&R. Disse kræver normalt en manuel rettelse under hensyntagen til komplekse designregler. Under disse manuelle rettelser er der også sandsynlighed for, at nye fejl kan blive introduceret. Siemens præsenterer oplysninger fra MaxLinear i hvidbogen, der fremhæver, hvordan Caliber RealTime Digital interfacet med deres P&R-værktøj giver dem mulighed for hurtigt at implementere og validere manuelle rettelser. Alternativet er at udføre en fuld DRC-kørsel bare for at se, om ændringer i et lille område er korrekte.

MaxLinear laver chips med analoge og digitale blokke. De analoge blokke kræver færre metallag, så for at reducere produktionsomkostningerne søger de at reducere routinglag i det fulde design. Dette skaber problemer med rutetæthed, som ofte er i konflikt med at opretholde en høj DFM-rangering. Single-cut vias bruger mindst plads, men bidrager til en lav DFM-rangering. Når push kommer til at skubbe, kan MaxLinear-designere manuelt skifte mellem typer for at håndtere rutebarhed versus DFM-afvejninger. Men disse skal følges op med et omfattende DRC for at tjekke for ting som krænkelser med flere mønstre. Caliber RealTime Digital lader designere bytte mellem typer og derefter hurtigt se, om der er nogen DRC-fejl.

Vias er ikke det eneste problem, der kan føre til DRC-problemer, som kræver tid og kræfter at løse. Hvidbogen beskriver flere situationer, hvor manuelt arbejde er påkrævet, og den eneste måde at løse disse problemer på er at få et rent DRC-forløb. En af disse situationer, der sker sent i processen, er, når re-tapeout (RTO)-tjek er nødvendig for at sikre, at ECO'er er kompatible med eksisterende masker. RTO-reglerne er i sagens natur mere restriktive end de oprindelige DRC-regler.

Hvidbogen berører også elektromigreringsproblemer, der kan være forårsaget af brugen af ​​ukorrekte vias. Her var Caliber ReatTime Digital igen medvirkende til at MaxLinear implementerede DRC korrekt via udskiftning. Samlet set er der mange omstændigheder, der kræver DRC-tjek efter små ændringer er foretaget for at rette funktions- eller fremstillingsproblemer i et design. At have evnen til at få øjeblikkelige resultater i stedet for at vente på en dag eller længere behandlingstid på fuld DRC-kørsel, kan barbere dage eller uger fri af et projekt. Det er ikke godt at finde overraskelser efter et stort DRC-løb. Siemens Calibre RealTime Digital grænseflade til P&R-værktøjer ser ud til at være en ideel pasform til dette. Denne hvidbog fra Siemens kan findes på Siemens EDA's hjemmeside.

Del dette opslag via: