চিপলেটস ওপেন প্যান্ডোরার বক্স - সেমিউইকি

চিপলেটস ওপেন প্যান্ডোরার বক্স – সেমিউইকি

উত্স নোড: 3091119

চিপলেট

চিপলেটগুলি ডিজাইনের একটি ক্ষেত্রকে সরল করেছে কিন্তু অন্য ফ্রন্টে প্যানডোরার বাক্স খুলেছে। প্রতিটির সিমুলেশন জটিলতা চিপলেট কম কিন্তু এখন চিপলেট থেকে চিপলেট আন্তঃসংযোগ জটিল হয়ে উঠেছে। লোকেরা বিভিন্ন ইন্টারকানেক্ট প্রোটোকল, UCIe এর বিভিন্নতা, UCIe সেটিংস পরিবর্তন, ইন্টারফেসের গতি, শারীরিক স্তরের সংখ্যা এবং আরও একটি নিয়ে পরীক্ষা করছে। এখন AXI এর মত লিগ্যাসি স্ট্যান্ডার্ড, PICe6.0 এর মত নতুন প্রোটোকল এবং মিক্সে ক্যাশে কোহেরেন্সি যোগ করুন।

সর্বোপরি, এটি পরীক্ষার একটি সম্পূর্ণ নতুন সেট তৈরি করে। যার জন্য ঐতিহ্যগত অনুকরণ এবং RTL মডেলিং কাজ করবে না। আপনাকে প্রথমে আর্কিটেকচার ট্রেড-অফের জন্য একটি প্রচেষ্টা ব্যয় করতে হবে, শুধুমাত্র উপাদান নির্বাচন করার জন্য নয়। এর অর্থ হল আপনাকে ট্রাফিক বিশ্লেষণ, অ্যাপ্লিকেশন পার্টিশন, সিস্টেমের আকার এবং বিভিন্ন ধরণের শারীরিক স্তরের প্রভাব পরিচালনা করতে হবে। এছাড়াও, আবেদনের উপর নির্ভর করে বেঞ্চমার্ক খুব আলাদা হবে।

UCIe স্পেসিফিকেশন নতুন এবং কোন স্পষ্ট বেঞ্চমার্ক নেই। এছাড়াও, UCIe স্পেসিফিকেশন শুধুমাত্র লেটেন্সি এবং পাওয়ার বিষয়ে নির্দেশিকা প্রদান করে। উভয়ই কঠোর প্রয়োজনীয়তা। এর মানে হল একটি পাওয়ার-পারফরমেন্স-এরিয়া অধ্যয়ন অনিবার্য। যেহেতু আপনার কাছে প্রোটোকল-প্রটোকল-প্রটোকল রূপান্তর যেমন PCIe 6.0 থেকে UCIe থেকে AXI, মডেলিং সেটআপ জটিল।

একটি সমাধান হল সিস্টেম-মডেলিং ব্যবহার করে তাকান ভিজ্যুয়ালসিম থেকে মিরাবিলিস ডিজাইন। তারা সম্প্রতি একটি UCIe সিস্টেম-স্তরের আইপি মডেল চালু করেছে এবং আন্তঃসংযোগের বেশ কয়েকটি ব্যবহারের ক্ষেত্রে প্রদর্শন করবে চিপলেট সামিট. ডিজাইনারদের গাইড করার জন্য, তারা প্রচুর ব্যবহারের ক্ষেত্রে, প্রত্যাশিত পাওয়ার-পারফরম্যান্স ফলাফল এবং অপ্টিমাইজেশনের বিকল্পগুলির সাথে একটি গাইড প্রকাশ করেছে। তারা সামিট এ একটি কাগজ উপস্থাপনা এবং একটি বুথ উভয় আছে. আমি তোমাকে সেখানে দেখার আশা করছি!

এছাড়াও, এখানে একটি কাগজের লিঙ্ক রয়েছে যা লোকেরা পেতে পারে: UCIe ইন্টারকানেক্ট আর্কিটেকচারের উপর ভিত্তি করে একটি ভিন্নধর্মী কম্পিউটিং সিস্টেমের পারফরম্যান্স মডেলিং

সারাংশ:

লিড-এজ নোডের আজকের জটিল চিপ ডিজাইনে সাধারণত একাধিক ডাই (বা চিপলেট) থাকে। পদ্ধতিটি বিভিন্ন প্রস্তুতকারক বা প্রসেস, সেইসাথে পুনঃব্যবহারযোগ্য আইপি থেকে মৃত্যুর জন্য অনুমতি দেয়। এই ধরনের জটিল পরিস্থিতিতে বিভিন্ন বাস্তবায়নের মূল্যায়ন করার জন্য ডিজাইনারদের একটি সিস্টেম স্তরের মডেল প্রয়োজন।

একটি উদাহরণ সিস্টেমের মধ্যে রয়েছে একটি I/O চিপলেট, লো পাওয়ার কোর চিপলেট, হাই-পারফরম্যান্স কোর চিপলেট, অডিও-ভিডিও চিপলেট এবং এনালগ চিপলেট, ইউনিভার্সাল চিপলেট ইন্টারকানেক্ট এক্সপ্রেস (UCIe) স্ট্যান্ডার্ড ব্যবহার করে আন্তঃসংযুক্ত।

আমাদের দল উন্নত এবং মানক প্যাকেজ, বিভিন্ন ট্র্যাফিক প্রোফাইল এবং সংস্থান সহ বেশ কয়েকটি পরিস্থিতি এবং কনফিগারেশন বিবেচনা করেছে এবং সময়সীমার সময়ে ইভেন্টগুলির পৌঁছানোর এবং মূল্যায়ন করার জন্য একটি রিটাইমার। মিশন অ্যাপ্লিকেশনগুলির জন্য UCIe আন্তঃসংযোগের শক্তি এবং দুর্বলতাগুলি সনাক্ত করা আমাদের কার্যক্ষমতা, শক্তি এবং কার্যকরী প্রয়োজনীয়তাগুলি পূরণ করার জন্য প্রতিটি সাবসিস্টেমের জন্য সর্বোত্তম কনফিগারেশন পেতে সহায়তা করেছে।

মিরাবিলিস ডিজাইন ইনকর্পোরেটেড সম্পর্কে

মিরাবিলিস ডিজাইন হল একটি সিলিকন ভ্যালি সফ্টওয়্যার কোম্পানি, পণ্যের স্পেসিফিকেশনে ঝুঁকি শনাক্ত করতে এবং দূর করার জন্য সফ্টওয়্যার এবং প্রশিক্ষণের সমাধান প্রদান করে, পণ্যটি বিকাশের জন্য প্রয়োজনীয় মানব ও সময় সম্পদের সঠিক ভবিষ্যদ্বাণী করে এবং বিভিন্ন প্রকৌশলের মধ্যে যোগাযোগ উন্নত করে।
দল.

VisualSim আর্কিটেক্ট মডেল নির্মাণ, সিমুলেশন, বিশ্লেষণ এবং RTL যাচাইকরণকে উল্লেখযোগ্যভাবে উন্নত করতে বুদ্ধিবৃত্তিক সম্পত্তি, সিস্টেম-স্তরের মডেলিং, সিমুলেশন, পরিবেশ বিশ্লেষণ এবং অ্যাপ্লিকেশন টেমপ্লেটগুলিকে একত্রিত করে। পরিবেশ ডিজাইনারদের দ্রুত একটি ডিজাইনে একত্রিত হতে সক্ষম করে যা পরস্পর নির্ভরশীল সময় এবং শক্তির প্রয়োজনীয়তার বিভিন্ন সেট পূরণ করে। এটি ডিজাইন প্রক্রিয়ার খুব প্রথম দিকে লিখিত স্পেসিফিকেশনের সাথে সমান্তরালভাবে (এবং একটি সহায়তা হিসাবে) ব্যবহার করা হয় এবং পণ্যটির বাস্তবায়নের আগে (উদাহরণস্বরূপ, RTL, সফ্টওয়্যার কোড, বা পরিকল্পিত)।

এছাড়াও পড়ুন:

ওয়েবিনার: আর্কিটেকচার অন্বেষণের সময় কীভাবে 95%+ সঠিক শক্তি পরিমাপ অর্জন করা যায়

হার্ডওয়্যার আর্কিটেকচারে SysML ম্যাপিং

শিক্ষার্থীদের জন্য মডেল-ভিত্তিক ডিজাইন কোর্স

এর মাধ্যমে এই পোস্টটি ভাগ করুন:

সময় স্ট্যাম্প:

থেকে আরো সেমিউইকি