Interconnect تحت دائرة الضوء مع تسارع التهم الأساسية

Interconnect تحت دائرة الضوء مع تسارع التهم الأساسية

الطابع الزمني: 6 أبريل 2023 ، الساعة 9:00 صباحًا
عقدة المصدر: 2569830

في المسيرة نحو أنظمة أكثر قدرة، وأسرع، وأصغر، وأقل طاقة، أعطى قانون مور للبرمجيات رحلة مجانية لأكثر من 30 عامًا أو نحو ذلك فقط في تطور عملية أشباه الموصلات. قدمت أجهزة الحوسبة مقاييس أداء/مساحة/طاقة محسنة كل عام، مما يسمح للبرامج بالتوسع في التعقيد وتوفير المزيد من القدرات دون أي جوانب سلبية. ثم أصبحت الانتصارات السهلة أقل سهولة. استمرت العمليات الأكثر تقدمًا في توفير عدد أكبر من البوابات لكل وحدة مساحة، ولكن المكاسب في الأداء والقوة بدأت في التراجع. وبما أن توقعاتنا للابتكار لم تتوقف، فقد أصبح التقدم في هندسة الأجهزة أكثر أهمية في تعويض النقص.

التواصل تحت الأضواء

العوامل الدافعة لزيادة العدد الأساسي

استخدمت خطوة مبكرة في هذا الاتجاه وحدات المعالجة المركزية متعددة النواة لتسريع إجمالي الإنتاجية عن طريق ربط أو محاكاة مزيج من المهام المتزامنة عبر النوى، مما يقلل الطاقة حسب الحاجة عن طريق إيقاف تشغيل النوى غير النشطة. تعد النواة المتعددة أمرًا قياسيًا اليوم، كما أن الاتجاه نحو النواة المتعددة (المزيد من وحدات المعالجة المركزية على الشريحة) واضح بالفعل في خيارات مثيل الخادم المتوفرة في الأنظمة الأساسية السحابية من AWS وAzure وAlibaba وغيرها.

تعد البنى متعددة/متعددة النواة خطوة إلى الأمام، لكن التوازي من خلال مجموعات وحدة المعالجة المركزية هو أمر خشن وله حدود الأداء والطاقة الخاصة به، وذلك بفضل قانون أمدال. أصبحت البنى أكثر تنوعًا، حيث أضافت مسرعات للصورة والصوت والاحتياجات المتخصصة الأخرى. كما دفعت مسرعات الذكاء الاصطناعي أيضًا التوازي الدقيق، وانتقلت إلى المصفوفات الانقباضية وغيرها من التقنيات الخاصة بالمجال. والذي كان يعمل بشكل جيد إلى أن ظهر ChatGPT مع 175 مليار معلمة مع تطور GPT-3 إلى GPT-4 مع 100 تريليون معلمة - أكثر تعقيدًا من أنظمة الذكاء الاصطناعي الحالية - مما فرض ميزات تسريع أكثر تخصصًا داخل مسرعات الذكاء الاصطناعي.

على جبهة مختلفة، يتم الآن دمج أنظمة الاستشعار المتعددة في تطبيقات السيارات في SoCs واحدة لتحسين الوعي البيئي وتحسين PPA. هنا، تعتمد مستويات جديدة من الاستقلالية في السيارات على دمج المدخلات من أنواع أجهزة استشعار متعددة داخل جهاز واحد، في أنظمة فرعية تتكرر بواسطة 2X، أو 4X، أو 8X.

وفقًا لمايكل سيوينسكي (CMO في Arteris)، فإن أخذ عينات من المناقشات على مدار شهر مع فرق تصميم متعددة عبر مجموعة واسعة من التطبيقات يشير إلى أن هذه الفرق تتجه بنشاط إلى أعداد أساسية أعلى لتلبية أهداف القدرة والأداء والطاقة. وأخبرني أنهم يرون أيضًا أن هذا الاتجاه يتسارع. ولا يزال تقدم العمليات يساعد في حساب عدد بوابات SoC، ولكن مسؤولية تحقيق أهداف الأداء والطاقة أصبحت الآن في أيدي المهندسين المعماريين.

المزيد من النوى، والمزيد من الترابط

المزيد من النوى على الشريحة يعني المزيد من اتصالات البيانات بين تلك النوى. ضمن مسرع بين عناصر المعالجة المجاورة، إلى ذاكرة التخزين المؤقت المحلية، إلى مسرعات المصفوفة المتفرقة والمعالجة المتخصصة الأخرى. قم بإضافة اتصال هرمي بين مربعات التسريع والناقلات على مستوى النظام. أضف إمكانية الاتصال لتخزين الوزن على الرقاقة، وإزالة الضغط، والبث، والتجميع، وإعادة الضغط. أضف اتصال HBM لذاكرة التخزين المؤقت العاملة. أضف محركًا مدمجًا إذا لزم الأمر.

يجب أن تتصل مجموعة التحكم المستندة إلى وحدة المعالجة المركزية بكل من هذه الأنظمة الفرعية المنسوخة وبجميع الوظائف المعتادة - برامج الترميز وإدارة الذاكرة وجزيرة الأمان وجذر الثقة إذا كان ذلك مناسبًا، وUCIe إذا كان تطبيق متعدد الشرائح، وPCIe للإدخال/الإخراج ذي النطاق الترددي العالي و إيثرنت أو الألياف للتواصل.

هذا كثير من الترابط، مع عواقب مباشرة على تسويق المنتج. في العمليات التي تقل عن 16 نانومتر، تساهم البنية التحتية لـ NoC الآن بنسبة 10-12% في المساحة. والأهم من ذلك، أنه يمكن أن يكون له تأثير كبير على الأداء والقوة، باعتباره طريق الاتصال السريع بين النوى. هناك خطر حقيقي من أن يؤدي التنفيذ دون المستوى الأمثل إلى تبديد الأداء المتوقع للهندسة المعمارية ومكاسب الطاقة، أو الأسوأ من ذلك، يؤدي إلى تقارب العديد من حلقات إعادة التصميم. ومع ذلك، فإن العثور على تنفيذ جيد في مخطط أرضي معقد لشركة SoC لا يزال يعتمد على تحسينات بطيئة للتجربة والخطأ في جداول التصميم الضيقة بالفعل. نحن بحاجة إلى الانتقال إلى تصميم NoC المدرك فعليًا، لضمان الأداء الكامل ودعم الطاقة من التسلسلات الهرمية المعقدة لـ NoC ونحتاج إلى إجراء هذه التحسينات بشكل أسرع.

تعمل تصميمات NoC المدركة جسديًا على إبقاء قانون مور على المسار الصحيح

قد لا يكون قانون مور ميتًا، لكن التقدم في الأداء والقوة اليوم يأتي من الهندسة المعمارية والترابط بين NoC وليس من العملية. تعمل الهندسة المعمارية على دفع المزيد من نوى التسريع، والمزيد من المسرعات داخل المسرعات، والمزيد من النسخ المتماثل للنظام الفرعي على الشريحة. كل ذلك يزيد من تعقيد الاتصال البيني على الرقاقة. نظرًا لأن التصميمات تزيد من الأعداد الأساسية وتنتقل إلى معالجة الأشكال الهندسية عند 16 نانومتر أو أقل، فإن الوصلات البينية العديدة لـ NoC التي تمتد على SoC وأنظمتها الفرعية لا يمكنها إلا أن تدعم الإمكانات الكاملة لهذه التصميمات المعقدة إذا تم تنفيذها على النحو الأمثل في مواجهة القيود المادية والتوقيتية - من خلال شبكة واعية ماديًا على تصميم الشريحة.

إذا كنت قلقًا أيضًا بشأن هذه الاتجاهات، فقد ترغب في معرفة المزيد حول تقنية Arteris FlexNoC 5 IP هنا.

شارك هذا المنشور عبر:

الطابع الزمني:

اكثر من سيميويكي