تطوير ReRAM كذاكرة الجيل التالي على الرقاقة للتعلم الآلي ومعالجة الصور وتطبيقات وحدة المعالجة المركزية المتقدمة الأخرى

في التشغيل الحديث لجهاز وحدة المعالجة المركزية، يحدث 80% إلى 90% من استهلاك الطاقة وتأخير التوقيت بسبب حركة البيانات بين وحدة المعالجة المركزية والذاكرة خارج الشريحة. وللتخفيف من هذه المشكلة المتعلقة بالأداء، يقوم المصممون بإضافة ذاكرة إضافية على الرقاقة إلى وحدات المعالجة المركزية الخاصة بهم. تقليديًا، كان SRAM هو نوع ذاكرة وحدة المعالجة المركزية (CPU) الأكثر استخدامًا على الرقاقة. لسوء الحظ، يقتصر حجم SRAM حاليًا على مئات الميجابايت. قد يكون قيد الذاكرة الموجودة على الرقاقة غير كافٍ للتطبيقات الرائدة.

ستتطلب تطبيقات وحدة المعالجة المركزية المستقبلية، مثل برمجة AI Language Model ومعالجة الصور لفيديو 8K UHD، عرض نطاق ترددي للوصول إلى ذاكرة الإدخال/الإخراج في نطاق 10 تيرابايت/ثانية. لتلبية متطلبات النطاق الترددي هذه، يجب أن يكون حجم ذاكرة وحدة المعالجة المركزية (CPU) الموجودة على الشريحة أكبر من 1 تيرابايت. قد تكون هناك حاجة إلى بديل SRAM لتلبية متطلبات الذاكرة المستقبلية على الرقاقة. أحد الحلول الممكنة لهذه المشكلة هو استخدام ذاكرة الوصول العشوائي المقاومة (ReRAM). [1,2,3،XNUMX،XNUMX]

جهاز ReRAM عبارة عن خلية ذاكرة غير متطايرة تحتوي على مواد ممريستور. تعمل هذه المواد كعازل كهربائي. عندما يتم تطبيق جهد عالي بما فيه الكفاية، يتم تشكيل مسار التوصيل. تشتمل مواد الذاكرة النموذجية المستخدمة كممريستورات على HfO₂، تا₂O₅و TiO₂. [4] يمكن قراءة الحالة المقاومة لخلية الذاكرة باستخدام الدوائر الإلكترونية لتحديد ما إذا كانت خلية الذاكرة مبرمجة أو ممسوحة، وبالتالي التعرف على حالة بت الذاكرة. يمكن تكديس خلايا ذاكرة ReRAM عموديًا، مثل بنية 3D-NAND، لزيادة كثافة التخزين.

في هذه المقالة، SEMulator3D التصنيع الافتراضي سيتم استخدامه لتحديد مسار العملية وتصور بنيات ReRAM ثلاثية الأبعاد المحتملة. سوف نقوم بتقدير مقاومة الخلية كدالة لشكل خلية الذاكرة، إلى جانب أداء Id-Vg لترانزستور القناة المدمج في جهاز ReRAM.

يظهر الشكل 3 نموذج ReRAM ثلاثي الأبعاد. يحتوي الجهاز على 1 طبقة من خطوط الكلمات (WL) مع أعمدة موضوعة في مصفوفة سداسية متباعدة. تتشكل خطوط الكلمات من طبقات متناوبة من الموصلات المعدنية وعازل الأكسيد. يتم حفر الأعمدة من خلال WL ثم يتم وضع طبقة رقيقة من مادة الذاكرة على الجدران الجانبية للأعمدة. تتم إزالة مادة الذاكرة من أسفل وأعلى الأعمدة، مع ترك المادة فقط على الجدران الجانبية للعمود. ثم يتم ملء الأعمدة بالمعادن المقاومة للحرارة والتنغستن.

تحت طبقات المصفوفة توجد جهات اتصال وربط معدني بالمصدر والصرف وبوابات ترانزستورات تأثير المجال الشامل (GAA FET). يتصل استنزاف الترانزستور بعمود مصفوفة الذاكرة ويتحد مع دائرة WL لتوفير الوظيفة لكل خلية ذاكرة.

تتكون خلية الذاكرة من قطبين معدنيين: القطب المعدني الموصل والقطب المعدني المقاوم للحرارة (الشكل 2). أثناء محاكاة العملية الافتراضية لهذا الجهاز، سوف نستخدم متغيرات العملية لضبط وإعادة ضبط الممرستور. سيؤدي الجهد المطبق عمدًا إلى إنشاء مسارات موصلة مجهرية تسمى الخيوط الموصلة. عندما يتم تطبيق إشارات كهربائية ذات أقطاب مختلفة، تتحرك الأيونات المشحونة داخل الممرستور لتشكل (ضبط) أو إذابة (إعادة ضبط) الفتيل الموصل.

تختلف مقاومة الفتيل الموصل باختلاف جهود البرنامج. تقع حالة المقاومة المنخفضة في نطاق 10 كيلو أوم (ضبط) وحالة المقاومة العالية في نطاق 1 ميجا أوم (إعادة ضبط). [5] قمنا بتطوير نموذج افتراضي لتوضيح مقاومات التحويل لجهاز ReRAM ثلاثي الأبعاد، مع عرض النتائج في الشكل 3. حالة المقاومة العالية للممريستور هي مقاومة أعلى بحوالي 3 مرة من حالة المقاومة المنخفضة.

تم بعد ذلك تنفيذ تصميم افتراضي للتجارب (DOE) لفهم العلاقة بين نسبة مقاومة خلية الذاكرة وحجم خلية الذاكرة وشكلها بشكل أفضل. كانت متغيرات التجربة هي القرص المضغوط الدعامة وسمك WL وسمك الممرستور. يشير تحليل نتائج DOE إلى أن القرص المضغوط للعمود وسمك الممرستور هو الذي قاد الاستجابة الأكثر أهمية. يعرض الشكل 4 مخططًا كفافًا لنسبة مقاومة خلايا الذاكرة مقابل هذين المتغيرين. كان هناك تغيير بمقدار 3X في مقاومة خلايا الذاكرة للقيم العالية لنصف قطر الدعامة وسمك الممرستور. لن تؤثر الاختلافات في شكل خلية الذاكرة عبر النطاق المدروس على القدرة على قراءة حالات الذاكرة الخاصة بالممريستور ولكنها قد تؤثر على القدرة على تمييز حالات البرنامج في جهاز متعدد البت لكل خلية.

يمكن برمجة الممرستور باستخدام تيار <0.10 uA وجهد <0.5V. ستسمح إعدادات الجهد والتيار هذه للميمريستورات (ذاكرة ReRAM) بالاندماج بسهولة كذاكرة على الرقاقة في الأجهزة المنطقية المتقدمة. لقد أثبتت محاكاة جهاز SEMulator3D سابقًا أن ترانزستور GAA FET تحت الصفيف يجب أن يكون قادرًا على دفع الجهد والتيار المطلوب من خلال حالات الضبط وإعادة التعيين لخلية ذاكرة الذاكرة. [6]

مشكلتان رئيسيتان لأجهزة وحدة المعالجة المركزية الحديثة هما استهلاك الطاقة ووقت التأخير الناتج عن حركة البيانات بين وحدة المعالجة المركزية والذاكرة خارج الشريحة. قد تؤدي زيادة حجم الذاكرة الموجودة على الشريحة إلى حل هذه المشكلات. في هذه الدراسة، استخدمنا SEMulator3D للتحقيق في تكامل بديل SRAM (ReRAM) لوحدة المعالجة المركزية للذاكرة الموجودة على الرقاقة. استخدمنا نموذجًا افتراضيًا لفهم خطوات العملية ومشكلات التخطيط المحتملة لخلايا الذاكرة الفردية بشكل أفضل. قمنا أيضًا بتنفيذ دراسات لفحص حالات الضبط وإعادة التعيين للميمريستور وتأثير أبعاد الجهاز (شكل وحجم خلية الذاكرة) على مقاومة سطر الكلمات. لقد أبرزنا أن ذاكرة ReRAM الموجودة على اللوحة يمكن دمجها مع المنطق المتقدم، باستخدام الخرج الكهربائي للترانزستور GAA pFET لضبط وإعادة ضبط خلايا الذاكرة. تؤكد هذه النتائج أن ذاكرة الوصول العشوائي المقاومة (ReRAM) تعد بديلاً واعدًا لذاكرة SRAM الموجودة على اللوحة للتطبيقات المنطقية ذات النطاق الترددي العالي المستقبلية.

مراجع حسابات

1. لانزا، ماريو (2014). “مراجعة حول التبديل المقاوم في المواد العازلة عالية الكثافة: وجهة نظر نانوية باستخدام مجهر القوة الذرية الموصلة”. المواد، المجلد. 7، العدد 3، ص 2155-2182، دوى:10.3390 / ma7032155.
2. N. Sedghi, et al, "دور تعاطي المنشطات النيتروجينية في ALD Ta2O5 وتأثيره على تبديل الخلايا متعدد المستويات في RRAM"، مارس 2017، رسائل الفيزياء التطبيقية، DOI:10.1063/1.4978033
3. واي باي وآخرون، "دراسة الخصائص متعددة المستويات لذاكرة التبديل المقاومة الرأسية ثلاثية الأبعاد" التقارير العلمية المجلد 3، رقم المقالة: 4 (5780)
4. تشين، واي سي، ساركار، إس، غيبس، جي جي، هوانغ، واي، لي، جي سي، لين، سي سي، ولين، سي إتش (2022). "ذاكرة مقاومة مزدوجة الوظيفة حلزونية النانو لتطبيق مصفوفة العارضة منخفضة الطاقة."، المواد الهندسية التطبيقية من ACS، 1(1)، 252-257.
5. Y. Wu وآخرون، "Nanometer-Scale HfOx RRAM"، رسائل جهاز الإلكترون IEEE، المجلد: 34، العدد: 8، أغسطس 2013)، دوى:10.1109/LED.2013.2265404
6. V. Sreenivasulu، وآخرون، "تحليل الدوائر وتحسين GAA Nanowire FET نحو طاقة منخفضة وتبديل عالي"، 11 نوفمبر 2021، علوم الكمبيوتر، دوى:10.1007/s12633-022-01777-6.