最近的台积电技术研讨会发布了几项与其先进封装产品相关的公告。
其他咨询
3D织物TM
去年，台积电将其 2.5D 和 3D 封装产品合并为一个综合品牌 – 3D织物.
2.5D封装技术——CoWoS
2.5D 封装选项分为 CoWoS 和 InFO 系列。
带有用于芯片到芯片再分布层 (RDL) 连接的硅中介层的“传统”晶圆衬底上芯片正在庆祝其大批量生产十周年。
CoWoS-R 选项用有机基板中介层取代了跨越 2.5D 芯片放置区域范围的（昂贵的）硅中介层。 CoWoS-R 的缺点是 RDL 互连的线间距不太激进，例如，与 CoWoS-S 的亚微米间距相比，有机上的线间距为 4 微米。
在硅-S 和有机-R 中介层选项之间，台积电 CoWoS 系列包括一个更新的产品，具有用于相邻芯片边缘之间（超短距离）互连的“本地”硅桥。这些硅条嵌入有机基板中，提供高密度 USR 连接（具有紧密的 L/S 间距）以及有机基板上（厚）电线和平面的互连和配电功能。
请注意，CoWoS 被指定为“芯片最后”组装流程，其中芯片连接到已制造的中介层上。
- 2.5D封装技术——InFO
InFO 在载体上利用（单个或多个）芯片，随后将其嵌入模塑料的重构晶圆中。随后在晶圆上制造 RDL 互连和介电层，这是“芯片优先”的工艺流程。单芯片 InFO 提供高凸点数选项，其中 RDL 线从芯片区域向外延伸，即“扇出”拓扑。如下图所示，多芯片 InFO 技术选项包括：
-
- InFO-PoP：“层叠封装”
- InFO-oS：“InFO 基板组装”
- 3D封装技术——SoIC
3D 封装与 SoIC 平台相关联，该平台利用具有直接焊盘键合的堆叠芯片，可以面对面或面对面或面对面的方向 - 表示为 SoIC 晶圆芯片。硅通孔 (TSV) 通过 3D 堆栈中的芯片提供连接。
SoIC 开发路线图如下所示 - 例如，N7-on-N7 芯片配置将于 4 年第 21 季度通过认证。
新封装技术公告
今年的研讨会上发布了几项重要公告。
- 最大封装尺寸和 RDL 增强
对将大量 2.5D 芯片集成到单个封装中的需求推动了对更大面积 RDL 制造的需求，无论是在中介层上还是在重构晶圆上。台积电继续将互连的“缝合”扩展到超过单次曝光最大掩模版尺寸。同样，需要额外的 RDL 层（具有较大的线距）。
更大封装尺寸和 RDL 层的路线图包括：
-
- CoWoS-S：3X 十字线（通过 YE'2021 认证）
- CoWoS-R：45X 掩模版（3 年为 2022X），有机基板上的 4 个 RDL 层（W/S：2um/2um），使用 SoC + 2 HBM2 芯片堆栈进行可靠性鉴定
- CoWoS-L：1.5X 掩模版尺寸的可靠性评估测试工具，在 4 个 SoC 和 1 个 HBM4 芯片堆栈之间有 2 个本地互连桥
- InFO_oS：5X 掩模版（51mm x 42mm，110mm x 110mm 封装），5 个 RDL 层（W/S：2um/2um），目前正在进行可靠性评估
下图展示了一种潜在的 InFO_oS 配置，其中逻辑芯片被 I/O SerDes 小芯片包围，支持高速/高基数网络交换机。
-
- InFO_B（底部）
上面显示的 InFO_PoP 配置描述了顶部连接有 DRAM 模块的 InFO 组件，并且 DRAM 和 RDL 互连层之间有过孔。
TSMC 正在更改此 InFO_PoP 产品，以便能够在外部合约制造商/OSAT 处完成 (LPDDR DRAM) 封装组装，该选项表示为 InFO_B，如下所示。
相应地，台积电也扩展了“开放创新平台”，将符合InFO_B总装资格的3DFabric合作伙伴纳入其中。 （目前，3DFabric 合作伙伴公司有：Amkor Technology、ASE Group、Integrated Service Technology 和 SK Hynix。）
-
- CoWoS-S“标准架构”（STAR）
CoWoS-S 的流行设计实现是将单个 SoC 与多个高带宽内存 (HBM) 芯片堆栈集成。逻辑芯片和 HBM2E（第二代）堆栈之间的数据总线宽度非常大，即 2 位。
通过 RDL 将 HBM 堆栈连接到 SoC 的布线和信号完整性挑战相当大。 TSMC 正在为系统公司提供多种标准 CoWoS-S 设计配置，以加快工程开发和电气分析进度。下图展示了一些不同的 CoWoS-S 选项，范围从 2 到 6 个 HBM2E 堆栈。
台积电预计 2021 年这些标准设计实施的采用率将会很高。
- 新TIM材料
热界面材料 (TIM) 薄膜通常被纳入先进封装中，以帮助降低从有源芯片到周围环境的总热阻。 （对于非常高功率的器件，通常应用两层 TIM 材料层 - 芯片和封装盖之间的内层以及封装和散热器之间的一层。）
与较大封装配置增加的功耗相对应，台积电先进封装研发团队正在寻求新的内部 TIM 材料选择，如下图所示。
- 先进封装（AP）制造产能扩张
由于预计 3DFabric 封装的全套应用将得到更多采用，台积电正在大力投资扩大先进封装 (AP) 制造能力，如下图所示。
有关台积电3DFabric技术的更多信息，请关注此 链接.
-花栗鼠
