集成 RISC-V 和硬件加速器的边缘 HW-SW 协同设计平台

集成 RISC-V 和硬件加速器的边缘 HW-SW 协同设计平台

源节点: 2656404

哥伦比亚大学的研究人员发表了一篇名为“EigenEdge: Real-Time Software Execution at the Edge with RISC-V and Hardware Accelerators”的新技术论文。

“我们引入了一种硬件/软件协同设计方法,该方法结合了使用 Eigen 设计的软件应用程序,Eigen 是一个强大的开源 C++ 库,可抽象线性代数工作负载,并在异构片上系统 (SoC) 架构上实时执行。 我们使用 ESP,这是一个开源 SoC 设计平台,它允许我们集成 CVA6 RISC-V 处理器和定制硬件加速器,”该论文指出。

找出 这里的技术论文. 2023 年 XNUMX 月出版。

Kuan-Lin Chiu、Guy Eichler、Biruk Seyoum 和 Luca Carloni。 2023. EigenEdge:使用 RISC-V 和硬件加速器在边缘执行实时软件。 在 2023 年网络物理系统和物联网周刊(CPS-IoT Week '23)中。 美国纽约州计算机协会,209–214。 https://doi.org/10.1145/3576914.3587510


时间戳记:

更多来自 半工程