开发 ReRAM 作为下一代片上存储器，用于机器学习、图像处理和其他高级 CPU 应用

在现代CPU设备操作中，80%到90%的能耗和时序延迟是由CPU和片外存储器之间的数据移动引起的。为了缓解这种性能问题，设计人员正在向 CPU 中添加额外的片上内存。传统上，SRAM 是使用最广泛的片上 CPU 存储器类型。不幸的是，SRAM 目前的大小仅限于数百兆字节。这种片上存储器限制可能不足以满足前沿应用的需要。

未来的 CPU 应用，例如 AI 语言模型编程和 8K 超高清视频的图像处理，将需要 10 TB/秒范围内的 I/O 内存访问带宽。为了满足这些带宽要求，片上 CPU 内存的大小需要大于 1 TB。可能需要 SRAM 替代方案来满足这些未来的片上存储器要求。该问题的一种可能解决方案是使用电阻式随机存取存储器（ReRAM）。 [1,2,3]

ReRAM 器件是一种包含忆阻器材料的非易失性存储单元。这些材料充当介电绝缘体。当施加足够高的电压时，形成传导路径。用作忆阻器的典型存储材料包括 HfO₂, 塔₂O₅和二氧化钛₂。 [4] 可以使用电子电路读取存储单元的电阻状态，以确定存储单元是否被编程或擦除，从而识别存储位的状态。 ReRAM 存储单元可以像 3D-NAND 架构一样垂直堆叠，以提高存储密度。

在这篇文章中， SEMulator3D 虚拟制造 将用于潜在 3D ReRAM 架构的流程寻路和可视化。我们将估计单元电阻作为存储单元形状的函数，以及 ReRAM 器件中嵌入式沟道晶体管的 Id-Vg 性能。

3D ReRAM 模型如图 1 所示。该器件具有 64 层字线 (WL)，其中柱以六角形间隔阵列排列。字线由金属导体和氧化物电介质的交替层形成。通过 WL 蚀刻柱，然后将一薄层存储材料沉积到柱的侧壁上。从柱的底部和顶部去除存储材料，仅留下柱的侧壁上的材料。然后用难熔金属和钨填充柱子。

阵列层下方是与环栅场效应晶体管 (GAA FET) 的源极、漏极和栅极的接触和金属互连。晶体管漏极连接至存储器阵列柱并与WL电路结合以向每个存储器单元提供功能。

存储单元由两个金属电极组成：金属导体字线和难熔金属电极（图 2）。在该器件的虚拟过程仿真期间，我们将使用过程变量来设置和重置忆阻器。故意施加的电压会产生称为导电丝的微观导电路径。当施加不同极性的电信号时，忆阻器内的带电离子移动以形成（设置）或溶解（重置）导电丝。

导电丝电阻在不同的编程电压下有所不同。低电阻状态在10k ohm（设置）范围内，高电阻状态在1M ohm（复位）范围内。 [5] 我们开发了一个虚拟模型来演示 3D ReRAM 器件的开关电阻，结果如图 3 所示。忆阻器的高电阻状态的电阻比低电阻状态的电阻高大约 100 倍。

然后执行虚拟实验设计（DOE），以更好地了解存储单元电阻比与存储单元尺寸和形状之间的相关性。实验的变量是柱CD、WL厚度和忆阻器厚度。对 DOE 结果的分析表明，忆阻器的柱 CD 和厚度驱动了最显着的响应。图 4 显示了存储单元电阻比与这两个变量的等值线图。对于高值的柱半径和忆阻器厚度，存储单元电阻发生了 3 倍的变化。研究范围内存储单元形状的差异不会影响读取忆阻器存储状态的能力，但可能会影响辨别每单元多位器件中的程序状态的能力。

忆阻器可以使用 < 0.10 uA 的电流和 < 0.5V 的电压进行编程。这些电压和电流设置将使忆阻器（ReRAM 存储器）能够轻松地作为片上存储器集成到高级逻辑器件中。 SEMulator3D 器件仿真先前已证明阵列下的 GAA FET 晶体管应能够驱动忆阻器存储单元的置位和复位状态所需的电压和电流。 [6]

现代CPU设备的两个主要问题是CPU和片外存储器之间的数据移动引起的能耗和延迟时间。增加片上存储器的大小可能会解决这些问题。在本研究中，我们使用 SEMulator3D 来研究 CPU 片上存储器的 SRAM 替代方案 (ReRAM) 的集成。我们使用虚拟模型来更好地理解单个忆阻器单元的工艺步骤和潜在的布局问题。我们还进行了研究来检查忆阻器的设置和重置状态以及器件尺寸（存储单元形状和尺寸）对字线电阻的影响。我们强调，通过使用 GAA pFET 晶体管电输出来设置和重置忆阻器单元，ReRAM 板载存储器可以与先进逻辑集成。这些结果证实，电阻式随机存取存储器 (ReRAM) 是未来高带宽逻辑应用中板载 SRAM 存储器的有前途的替代品。

参考资料

1. 马里奥·兰扎 (2014)。 “高 k 电介质中的电阻开关综述：使用导电原子力显微镜的纳米级观点”。材料，卷。 7，第 3 期，第 2155-2182 页，doi：10.3390/ma7032155。
2. N. Sedghi 等人，“氮掺杂在 ALD Ta2O5 中的作用及其对 RRAM 中多级单元切换的影响”，2017 年 10.1063 月，应用物理快报，DOI：1.4978033/XNUMX
3. Y. Bai 等人，“3D 垂直电阻切换存储器的多级特性研究”科学报告第 4 卷，文章编号：5780 (2014)
4. Chen, YC、Sarkar, S.、Gibbs, JG、Huang, Y.、Lee, JC、Lin, CC 和 Lin, CH (2022)。 “用于低功耗交叉阵列应用的纳米螺旋形双功能电阻存储器。”，ACS 应用工程材料，1(1), 252-257。
5. Y. Wu 等人，“纳米级 HfOx RRAM”，IEEE Electron Device Letters，卷：34，期：8，2013 年 10.1109 月），doi：2013.2265404/LED.XNUMX
6. V. Sreenivasulu 等人，“面向低功耗和高开关的 GAA 纳米线 FET 的电路分析和优化”，11 年 2021 月 10.1007 日，计算机科学，doi:12633/s022-01777-6-XNUMX。